Download presentation
Presentation is loading. Please wait.
1
Electronic Engineering 2 2011.3.28 Yoo Han Ha 1
2
OrCAD 에는 부품기호 라이브러리에 약 20,000 개의 부품이 준비 부품기호 (part symbol) 가 기존 라이브러리에 없는 경우 라이브러리 에디터를 사용하여 새로운 부품기호 만듦 단일부품, 다중부품패키지 가능
3
새로운 라이브러리 만들기 새로운 부품속성의 정의 부품의 외곽 경계선 및 부품모양 그리기 핀의 추가 개별 핀의 추가 다중 핀 입력하기 패키지 부품의 작성
4
방법 File -> new -> library Library / *.olb 라이브러리 생성됨 부품만들기 방법 MRB -> new part 메뉴바 -> design -> new part
5
부품이름 부품 참조 다중부품의 경우 패키지 부품 수 등가기호로 표시가능토록 convert 패키지내 개별 부품을 동질, 이질인 지 지정 다중부품 패키지의 경우 구분방법
6
부품작성 순서 3 단계 1 단계 : 부품의 속성을 정의 2 단계 : 부품의 모양의 그림 추가 3 단계 : 핀을 입력 기본적인 속성정보 ( 부품의 이름, 접두기호 ( 부품참조 ) 는 그리기전에 지정 )
7
2 단계 부품의 외곽경계선과 모양 그리기 부품 본체의 경계선 크기와 모양 변경은 MLB 로 드레그 부품 본체의 경계선 크기와 모양 변경은 MLB 로 드레그 부품은 tool palette 이용
8
3 단계 핀 추가 - 개별 핀 추가 방법 : project manager -> library -> part editor 활성화 Place -> pin Part editor 핀의 이름과 속성 정보 기입 한 개의 핀에 한 개의 신호만 한 개의 핀에 여러 가지 신호 전달 한 개의 핀에 한 개의 신호만 한 개의 핀에 여러 가지 신호 전달 핀의 형상에 따른 모양 클럭 인가되는 핀 부논리 핀 부논리 클럭 핀 그리드 간격의 3 배인 긴 핀 그리드 간격의 길이를 갖는 짧은 핀 길이 없는 핀 핀의 형상에 따른 모양 클럭 인가되는 핀 부논리 핀 부논리 클럭 핀 그리드 간격의 3 배인 긴 핀 그리드 간격의 길이를 갖는 짧은 핀 길이 없는 핀 전기적 특성에 따른 핀의 종류 High, low, high impedance 등 세가지 상태 출력핀 입출력 모두 사용하는 양방향 입력핀 클렉터 저항없는 출력, 풀업저항 연결 에미터 저항 없는 출려, 풀다운 저항 연결 출력핀 저항, 컨덴서, 코일 등 무방향성 핀 부품의 전원 공급힌 전기적 특성에 따른 핀의 종류 High, low, high impedance 등 세가지 상태 출력핀 입출력 모두 사용하는 양방향 입력핀 클렉터 저항없는 출력, 풀업저항 연결 에미터 저항 없는 출려, 풀다운 저항 연결 출력핀 저항, 컨덴서, 코일 등 무방향성 핀 부품의 전원 공급힌 P 142, 143 핀 만들기
9
3 단계 핀 추가 - 다중 핀 입력 같은 속성의 같은 핀을 연속해서 만들고자 할 때 어레이핀 추가 방법 : project manager -> library -> part editor 활성화 Place -> pin array Tool palette 핀 배열 내의 첫번째 핀의 이름 핀 배열 내의 첫번째 핀 번호 핀의 수 증가 수 핀 간격 핀 모양 핀의 종류
10
한 개 이상의 부품을 묶어 패키지로 묶음 방법 : part editor 를 활성화 한 후 메뉴바 -> view -> package 편집하려면 두 번 클릭
11
라이브러리에 있는 부품의 수정 File -> open -> library 회로도면에 있는 부품의 수정 Page editor -> 그려진 부품 선택 -> MRB -> edit part 패키지 보기 및 수정 Part editor 활성화 : Project manager -> library -> library1.olb -> 7_segment 두번클릭 패키지 보기 : View ->package Edit -> properties Page 150 새로운 부품적성의 예
14
시뮬레이션 (simulation) 시스템의 동작상홍을 실제의 하드웨어를 사용하지 않고 소프트웨어적으 로 시험하는 것 : “ 모의실험 “ 에뮬레이션 (emulation) 알고리즘이나 프로그램과 같은 소프트웨어를 하드웨어를 사용하여 확인 하는 것 두 가지 사항 검증 설계한 회로가 논리적으로 맞게 설계되어 정상적으로 동작하는가 ? 기능성 시뮬레이션 (functionality simulation) 회로가 맞게 설계되었어도 실제 IC 소자들은 입력신호가 인가된 후 출력이 나올 때 까지 수 ~ 수십 ns (1ns = 10 -9 초 ) 지연시간발생 검사 타이밍 시뮬레이션 (timing simulation)
15
OrCAD 9.X 의 시뮬레이션 디지털회로만 시뮬레이션 Express 시뮬레이션의 simulation.exe : 2 부 아날로그와 디지털 혼재된 회로시뮬레이션 버플리 대학에서 개발한 Spice 프로그램 이를 PC 버전으로 만든 Pspice 프로그램 : 3 부 Intusoft 사의 ICAP/4 와 같은 프로그램
17
회로의 접속망 목록 (netlist) 시뮬레이션 모델 (simModel) 입력신호 (stimulus) 관측할 출력신호의 지정 (trace)
18
회로의 접속망 목록 (netlist) 회로를 전자적으로 제도한 후 부품참조 갱신 (annotate), 접속망목록 (netlist) 를 반드시 만들어야 한다. 접속망목록은 각 부품간의 연결에 대한 정보를 갖고 있는 파일로서 회로도를 컴퓨 터가 인시하고 해석하여 전자적 형태로 변환 (VHDL 파일 ) 시뮬레이션 모델 (simModel) 회로의 동작 상황을 확인하기 위해 각 부품이 어떻게 동작하는가에 대한 정보 필요 각 IC 의 동작모델, 입출력지연시간등을 시뮬레이션 모델 원시부품 (primitives : AND, OR, NAND, NOR, Flip-Flop 등 ) 의 시뮬레이션 모델 “Orcomp.vhd“, “ttl.vhd“, “coms.vhd"
19
입력신호 (stimulus) 회로가 정상적으로 동작하는가를 확인하는 방법으로 입력신호를 인가하고 정상적 으로 출력신호가 출력되는가 측정 관측할 출력신호의 지정 (trace) 모든 출력단자와 접속점 (node) 에서의 시간에 따른 출력신호의 논리값을 계산하여 오실로스코프나 로직 아날라이저와 같은 파형을 그래프 형태로 보여준다. 특별히 의미 있는 접속점이나 최종 출력단의 파형만을 선택하여 관측
20
회로제도 File -> new -> project Pc board wizard 선택 Enable project simulation 을 체크 “Pld.olb” 라이브러리 추가 “ttl.vhd", “Orcomp.vhd" VHDL 파일 추가 Page 161 회로 설계
21
부품참조의 갱신 Project manager -> tools -> annotate 접속망 목록 ( 네트리스트 ) 작성 Project manager -> tools -> create netlist VHDL 탭 선택 -> view output 체크 -> ok
23
설계한 회로의 접속망 목록 (netlist) 이 만들어지면 시뮬레이션 세션을 시작할 수 있다. Capture.exe 와 simulation.exe 가 통합되어 capture 프로그램에서 제도하고 시뮬레이션 가능 방법 3 장에서 제도한 프로젝트 열기 -> project manager 활성화 -> 메뉴바 /tools/simulate 앞으로 추가될 모든 자원파일 추가 IC 의 입, 출력 지연시간을 고려한 timing 시뮬레이션에 사용되는 자원들 추가
24
입력신호윈도우 입력신호의 목록이 표시되며 신호이름을 더블클릭하면 신호의 내용이 표시 신호내용 수정방법 : MRB/ edit/ 입력신호 편집기창 오픈 출력신호리스트 윈도우 측정 신호들의 시간에 따른 논리값을 표시 순서 배열 수정방법 : 신호명이나 신호명 아래 시간에 따른 논리값 행을 클릭하면 신호 전체가 선택되며 좌우로 drag 로 행의 위치 수정 출력신호파형윈도우 출력신호의 논리값을 그래프 형태로 표시해 줌으로써 오실로스코프나 로직 아날라 아저와 같이 파형의 모양을 관측 수정방법 ㅣ 신호이름의 MRB -> 신호의 수정, 삭제, 복사
Similar presentations
