4 PN 접합과 금속-반도체 접합-Part 3 IT CookBook, 현대 반도체 소자 공학.

Presentation on theme: "4 PN 접합과 금속-반도체 접합-Part 3 IT CookBook, 현대 반도체 소자 공학."— Presentation transcript:

1 4 PN 접합과 금속-반도체 접합-Part 3 IT CookBook, 현대 반도체 소자 공학

2 Part 03 금속-반도체 접합 part 3 : 금속-반도체 접합 16. 쇼트키 장벽 17. 열전자 방출 이론
18. 쇼트키 다이오드 19. 쇼트키 다이오드의 응용 20. 양자 역학적 터널링 21. 옴성 접촉 22. 장 요약

3 Part 03 금속-반도체 접합 금속-반도체 접합
쇼트키 다이오드(Schottky diode) : 금속과 저농도 도핑된 반도체 사이의 접합으로 PN 접합과 유사하게 정류성 IV 특성을 보이는 다이오드 옴성 접촉(ohmic contact) : 금속과 고농도 도핑된 반도체 사이의 접합으로 낮은 저항을 갖는 접촉. 반도체 소자의 중요한 부분이고 고속 트랜지스터의 성능에 중대한 영향 미침.

4 Section 16 쇼트키 장벽 쇼트키 장벽 높이(Schottky barrier height) φB : 금속-반도체 경계면의 에너지 장벽. φB는 금속과 반도체의 함수. qφBn : 금속과 N형 반도체 사이에 전자의 흐름을 막는 장벽 qφBp : 금속과 P형 반도체 사이에 정공의 흐름을 막는 장벽 [그림 4-34] 금속-반도체 접촉의 에너지 밴드 다이어그램. 쇼트키 장벽 높이는 금속과 반도체 재료에 의존한다. (a) φBn은 금속과 N형 반도체 사이에 전자의 흐름을 막는 장벽이다, (b) φBp는 금속과 P형 반도체 사이에 정공의 흐름을 막는 장벽이다.

5 Section 16 쇼트키 장벽 반도체-금속 경계면 근처에 공핍층이 명확히 존재하고, 거기에서 EF는 Ec에도 혹은 Ev에도 가깝지 않음 (n ≈ 0 및 p ≈ 0) 금속-반도체 접촉에서 유일하게 가장 중요한 변수는 φB ψM은 금속의 일함수(work function)이고, χSi은 실리콘의 전자 친화력(electron affinity). (5.1절 참조) 위 식 (4.16.2)에 의하면 φBn은 ψM이 증가함에 따라 증가하며([표 4-4]와 정성적 일치), 정량적 증가량은 ψM이 1eV만큼 변화할 때마다 φBn도 1eV만큼 변화하는 것 의미함([표 4-4]와 정량적으로는 불일치). [표4-4] N형 실리콘 상에 전자의 쇼트키 장벽 높이(φBn)와 P형 실리콘 상에 정공의 쇼트키 장벽 높이(φBp)의 측정 데이터.([7]에서 발췌)

6 Section 16 쇼트키 장벽 이런 정량적인 불일치는 금속-반도체 경계면에서 밴드 갭 내에 높은 밀도의 에너지 상태가 존재한다는 것으로 설명됨. 이 에너지 상태들의 일부는 억셉터처럼 행동하고 중성 혹은 음의 전하가 될 수 있고, 나머지 다른 에너지 상태들은 도너처럼 행동하고 중성 혹은 양의 전하가 될 수 있음. 경계면에서 페르미 준위가 실리콘 밴드 갭의 중앙 부근에 있을 때 순 전하는 0임. 다른 말로, 식 (4.16.2)는 ψM이 4.6V 근방일 때만 옳고, 이런 조건 하에서는 경계면 전하가 거의 없음. 다른 ψM 값에서는 [그림 4- 35(b)]에서 보는 바와 같이 경계면에 쌍극자가 존재하고, 이것은 φBn이 0.7V 근방 값으로부터 크게 변화하지 못하도록 막는 역할을 함. 이러한 현상을 페르미-준위 고정(Fermi-level pinning)이라 함. [표 4-4]는 다음과 같이 근사화 인자 0.2는 Si의 분극률과 금속-실리콘 경계면에서의 에너지 상태 밀도에 의해 결정[8].

7 Section 16 쇼트키 장벽 [그림 4-35] (a) “이상적”인 금속-반도체 접촉, (b) 실제 금속-반도체 접촉에서는 경계면에 쌍극자가 존재한다.

8 Section 16 쇼트키 장벽 φB를 결정하기 위해 C-V 데이터 사용하기

9 Section 16 쇼트키 장벽 φB를 결정하기 위해 C-V 데이터 사용하기

10 Section 16 쇼트키 장벽 IC 기술에서 금속-Si 접촉보다 더욱 널리 행해지고 있는 접촉은 실리사이드-Si 접촉
스퍼터링 혹은 CVD(Chemical Vapor Deposition)에 의해(3장 참조) Si 위에 금속을 증착한 뒤에, 어닐링 단계를 적용하여 실리사이드-Si 접촉을 형성 금속-Si 접촉이란 용어는 실리사이드-실리콘 접촉을 포함 [표 4-5]는 몇 가지 실리사이드-실리콘 접촉에 대한 φBn 및 φBp의 이용 가능한 데이터 [표4-5] Si 위에 금속 실리사이드의 쇼트키 장벽 높이 측정치

11 Section 17 열전자 방출 이론 열전자 방출 이론
열전자 방출(thermionic emission) 이론에서, EFn이 장벽의 피크(peak) 에서까지 내내 평평하다고 가정하면, 경계면에서 전자 농도는 다음과 같음(식 (1.8.5)와 (1.8.6) 사용). 평균 전자 속도의 x 성분은 총 열 속도 (식 (2.1.3))보다 작고, 전자의 절반만이 왼쪽(금속)을 향해 움직임. 왼쪽으로 움직이는 전자의 평균 속도는 [그림 4-38] 금속과 반도체 사이에 정 바이어스 V 를 가했을 때 쇼트키 접촉의 에너지 밴드 다이어그램

12 Section 17 열전자 방출 이론 열전자 방출 이론 따라서 첫째, 만약 φB가 더 작아진다면 는 더 커진다.
둘째, JS →M은 단지 φB -V의 함수이다([그림 4-38] 참조). 장벽 폭이 캐리어의 평균 자유 행로와 비교하여 좁기만 하면 장벽의 모양 은 중요하지 않음. φB -V는 얼마나 많은 전자들이 충분한 에너지를 소유하고 있어, 에너지 장벽의 최고치를 넘어서 금속으로 진입할지를 결정지음.

13 Section 18 쇼트키 다이오드 [그림 4-39] 쇼트키 다이오드의 정류성 IV 특성의 설명. 아래 첨자의 화살표는 전자가 흐르는 방향을 가리킨다.

14 Section 18 쇼트키 다이오드 제로 바이어스([그림 4-39(a)])에서, 전자들이 충분한 에너지를 갖고 에너지 장벽을 넘어서 서로 다른 쪽으로 움직이는데, 이 전자들의 수가 금속 쪽과 반도체 쪽에서 동일한 (그리고 적은) 수이기 때문에 순 전류는 0 이런 높은 에너지 상태에서 전자를 발견할 확률은 접합의 양쪽에서 따라서 순 전류는 0. 다른 말로, IS →M = I0 이고, IM →S = -I0. 열전자 방출 이론에 따라서 여기서 A는 다이오드 면적, 는 리차드슨 상수(Richardson constant) [그림 4-39(b)]에서 양의 바이어스가 금속에 가해지면, IM →S 에 대항하는 장벽이 φB에서 변하지 않았으므로 IM →S 는 –I0 에서 변하지 않는 반면, IS →M 은 현재 장벽이 qV 만큼 낮아지기 때문에 배만큼 증가함.

15 Section 18 쇼트키 다이오드 그러므로 위 식 (4.18.5)는 V＜0인 경우(역 바이어스, [그림 4-39(c)])에도 적용. V 가 큰 음의 값을 갖는 경우, (4.18.5)는 I = -I0. [그림 4-39(c)]는 그 이유를 설명하는데, IS →M 은 큰 장벽에 의해 억제되고, 반면에 IM →S 는 –I0에서 변화되지 않기 때문 식 (4.18.5)를 개략적으로 스케치하면 [그림 4-39(d)] I0 는 식 (4.18.5)와 IV 데이터를 사용하여 추출할 수 있음. I0로부터, φB는 식 (4.18.6)을 사용하여 결정. 쇼트키 다이오드의 IV 특성과 PN 접합 다이오드의 IV 특성 사이에는 명확한 유사성이 존재. 둘 사이의 차이점은 다음 절에서 다룸.

16 Section 19 쇼트키 다이오드의 응용 쇼트키 다이오드와 PN 다이오드가 동일한 IV 표현식 :
실리콘 쇼트키 다이오드의 I0는 φB 값에(즉, 사용된 금속에) 따라 다르긴 하지만, 전형적인 PN 접합 다이오드의 I0보다 배 정도 큼 φB가 작을수록 I0는 큰 값. I0 값이 크다는 것은, 특정 값의 다이오드 전류를 생성하기 위해 상대적으로 더 작은 정 바이어스 전압 V 를 필요로 한다는 것을 의미([그림 4-40]). [그림 4-40] 같은 면적을 갖는 PN 다이오드와 쇼트키 다이오드의 도식적인 IV 특성

17 Section 19 쇼트키 다이오드의 응용 저전압이며 고전류인 용도에는 PN 접합 다이오드보다 쇼트키 다이오드가 더 선호되는 정류기임 : PN 접합 다이오드의 양단 간에 ~0.8V 정도의 정방향 전압 강하가 있음에도 불구하고, 저전압 및 고전류 용도에서는 원하지 않는 큰 전력 손실이 발생하기 때문 [그림 4-41]은 스위칭 전원의 한 예. 유틸리티 전력이 정류기를 거쳐 정류된 후, 100kHz 펄스-폭 변조된 (구형파, square wave) AC 파형을 생성하고 이어서 작은(경량이고 저렴한) 고주파수 변압기를 통해 낮은 전압 값으로 변환됨. 이 저전압 AC 전력은 쇼트키다이오드(~0.3V 정방향 전압 강하)로 정류된 후 필터를 거쳐 50A, 1V, 50W DC 출력을 생성. 만약 0.8V의 정방향 전압 강하를 갖는 PN 다이오드가 사용된다면, 40W(50A×0.8V)의 전력을 소비하게 되고 그런 장비를 식히기 위해서는 더 큰 팬이 필요. [그림 4-41] PC 같은 전자 장비를 위해 사용되는 스위칭 전원의 블록 다이어그램

18 Section 19 쇼트키 다이오드의 응용 이런 용도로는, 비교적 작은 φB를 갖는 쇼트키 접촉이 필요하고 그 결과 I0는 커지고 정방향 전압강하는 작아짐. 그러나 φB는 너무 작아질 수는 없으며, 만약 너무 작아진다면 그 결과 생긴 큰 I0는 다이오드가 역 바이어스될 때 전력 손실을 증가시키고 과잉의 열 생성을 유발할 수 있어, 결과적으로 온도가 상승되면 I0를 더욱 더 상승시키고(식 (4.18.1)) 그 결과 열 폭주(thermal runaway)를 야기 시킬 수 있음. 쇼트키 다이오드와 PN 접합 다이오드 간의 두 번째 차이점은 기본 쇼트키 다이오드 동작은 오직 다수 캐리어들을 포함한다는 것. 쇼트키 접합에서 (장벽높이에 의존하는) 소수 캐리어의 주입 양은 무시할 수 있을 정도이고, 이는 과잉 소수 캐리어의 축적 양도 무시된다는 것을 의미(4.10절 참조). 따라서 쇼트키 다이오드는 PN 접합 다이오드보다 높은 주파수에서 동작할 수 있음.

19 Section 19 쇼트키 다이오드의 응용 [그림 6-2] MOSFET을 나타내는 두 가지 방법. (a) 회로 기호, (b) on/off 스위치 표기

20 Section 20 양자 역학적 터널링 양자 역학적 터널링(quantum mechanical tunneling) : 양자 역학에서 전자들은 진행하는 파동으로 묘사. 전자들이 전자 에너지(E)보다 더 높은 위치 에너지(VH)를 갖는 전위 장벽에 도달하면, 장벽 내에서 전자 파동은 감쇠하는 함수가 됨. 장벽을 지나 다시 진행 파동으로 전자 파동은 빠져나가지만 그러나 그 크기는 축소된 형태가 됨. 다른 말로, 전자가 전위 장벽을 뚫고 통과하는 유한한 확률이 존재. 터널링 확률(tunneling probability)은 장벽 두께가 감소하면서 지수함수적으로 증가. 여기서 m 은 유효 질량, h 는 플랑크 상수 터널링 이론은 다음 절에서 옴성 접촉을 설명하는 데 사용 [그림 4-42] 양자 역학적 터널링의 삽화

21 Section 21 옴성 접촉 집적 회로에서 반도체 소자들은 금속을 통해서 서로 연결
옴성 접촉(ohmic contact) : 반도체와 금속 접촉은 충분히 낮은 저항을 가져서 소자의 성능을 저하시키지 않아야 하는데, 이 목적을 달성하기 위해서는 주의 깊은 기술이 요구됨. 이 낮은 저항 접촉이 옴성 접촉. [그림 4-43]은 옴성 접촉의 단면. 고농도로 도핑된 반도체 확산 영역의 표면층이 TiSi2 혹은 NiSi2 같은 실리사이드로 변환되고 유전체(보통 SiO2) 필름이 증착됨. 리소그래피와 플라즈마 식각을 사용하여 유전물을 뚫고 실리사이드에 도달하는 콘택트 홀을 만듦. 티타늄 나이트라이드(TiN)의 얇은 도전층을 증착함으로써 실리사이드와 텅스텐 사이에서 반응이 일어나거나 상호 확산되는 것을 방지. [그림 4-43] 접촉 구조. 금속 실리사이드 필름이 유전체 층 증착과 콘택트 홀 식각을 하기 전에 형성된다. ([11]에서 발췌. ⓒ 1999 IEEE.)

22 Section 21 옴성 접촉 콘택트 홀(contact hole)을 채우기 위해 CVD에 의해 텅스텐을 증착
[그림 4-43]은 W 플러그의 꼭대기에 다음 두 층이 있음을 보여줌 ：상호 연결 금속 재료로 또 다른 TiN 층과 AlCu 층. 모든 우수한 옴성 접촉이 갖는 중요한 특징은 반도체가 매우 높게 도핑되었다는 것 고농도로 도핑된 Si의 공핍층 두께는 높은 도펀트 농도 때문에 단지 수십Å 정도로 매우 얇음 전위 장벽이 매우 얇을 때는, 전자들은 [그림 4-44]에서 보는 것과 같이 큰 터널링 확률을 갖게 되어 터널링에 의해 장벽을 관통할 수 있음. [그림 4-44] (a) 금속-N+ Si 접촉에 전압을 가하지 않은 상태의 에너지 밴드 다이어그램, (b) 동일한 접촉에 전압 V를 가했을 때

23 Section 21 옴성 접촉 식 (4.20.1)에서 터널링 장벽 높이 에너지VH-E는 간단히 φBn. 장벽 두께 T 는
V = 0일 때, [그림 4-44(a)]에서 JS →M 과 JM →S 는 동일하지만 서로 반대 부호를 가지므로 순 전류는 0. 반도체에서 밀도 Nd/2에 해당하는, 즉 전자들의 절반만이 접합 쪽을 향해 열 운동을 하고 있고, 나머지 절반은 접합으로부터 멀어지는 쪽으로 운동하고 있음. vthx는 Nd= 을 가정하면, P는 약 0.1이 되고 JS →M ≈ 이 됨(이것은 매우 큰 전류 밀도). 만약 [그림 4-44(b)]에서와 같이 접촉의 양단 간에 작은 전압을 가한다면, JS →M 과 JM →S 간의 균형이 깨지고, JM →S 에 대한 장벽은 φBn에서 (φBn-V)로 줄어듦.

24 Section 21 옴성 접촉 작은 V에서, 순 전류 밀도는
Rc는 면적 1cm2인 접촉의 저항 : 비접촉 저항(specific contact resistance) 만약 φBn, mn, Nd를 φBp, mp, Na로 대치한다면 식 (4.21.8)은 P+ 반도체 접촉에 적용 가능.

25 Section 21 옴성 접촉 [그림 4-45]는 실리사이드-Si 접촉의 IV 특성
과 일치하는 옴성을 가짐. 온도가 증가할 때, 열 속도 vthx가 증가하는 것 때문에 저항은 감소하며 이는 식 (4.21.7)과 정성적으로 일치함. [그림 4-45] N+-Si와 P+-Si 상에 형성한 0.3μm(직경) TiSi2 접촉의 IV 특성. ([11]에서 발췌. ⓒ 1999 IEEE.)

26 Section 21 옴성 접촉 접촉 저항은 140Ω이고 Rc≈
식 (4.21.7)에 구체화된 Rc 모델은 정성적으로 정확하지만, P와 H는 보통 실험적으로 결정됨. 좀 더 복잡한 모델로부터 계산된 Rc는 [그림 4-46]. [그림 4-46] 이론적인 비접촉 저항. ([12]에 따름)

27 Section 21 옴성 접촉 만약 30nm 직경을 갖는 접촉의 저항을 1kΩ 이하로 유지하기를 원한다면, Rc는 보다 작아야만 함 이것은 매우 높은 도핑 농도와 낮은 φB를 필요로 함. 단 하나의 금속으로는 동시에 낮은 φBn과 낮은 φBp를 제공할 수 없기 때문에, 아마도 두 가지 다른 실리사이드를 N+와 P+ 접촉을 위해 사용해야 할 것임.

28 Section 22 장 요약 Part 1 : PN 접합 PN 접합의 에너지 밴드 다이어그램을 어떻게 그리는지 아는 것은 중요
제로 바이어스에서, 접합에서의 전위 장벽은 다음의 내부 전위 만약 1V 역 바이어스가 가해진다면 전위 장벽은 φBi 보다 1V만큼 증가하고 만약 0.1V 정 바이어스가 가해진다면 0.1V만큼 감소 공핍층의 폭은 N은 기본적으로 두 도핑 농도 중에서 상대적으로 더 작은 쪽 농도 Wdep의 주된 중요성은 그것이 다음 식의 접합 커패시턴스를 결정한다는 것

29 Section 22 장 요약 일반적으로, Cdep은 그것이 회로를 느리게 동작하게 하는 용량성 부하에 기여하기 때문에 최소화되어야 함. Cdep을 줄이는 방법은 커패시터 면적 혹은 도핑 농도를 축소하는 것. 또한 역바이어스를 가하면 Wdep이 증가하기 때문에 Cdep이 감소. 정 바이어스 하에서, 전자들이 N쪽에서 P쪽으로 주입되고 정공들은 P쪽에서 N쪽으로 주입된다. 이것을 소수 캐리어 주입이라 함. EFn은 N 영역으로부터 공핍층을 통과하여 중성 P 영역의 시작점까지 내내 평평함. EFn에 대한 이러한 결과와 그리고 EFp의 경우에도 동일하게 유도한 결과를 함께 고려하면, 다음과 같은 소수 캐리어 밀도에 대한 유사평형 경계 조건을 얻음. “유사평형”이란 EFn과 EFp가 공핍층을 가로질러 평평해서 전자와 정공들이 각 종류 별로 평형상태로 분리되어 있다는 사실을 반영. 위 식 (4.6.2)는 상대적으로 더 적게 도핑된 쪽으로 더 많은 소수 캐리어가 주입된다는 것을 나타냄.

30 Section 22 장 요약 소수 캐리어에 대한 정상-상태 연속 방정식은
주입된 소수 캐리어들은 공핍층의 끝으로부터 바깥쪽 멀어지는 방향으로 확산해가면서, 재결합으로 인해 그리고 과 같이 거리에 따라 지수함수적으로 감소. Ln과 Lp는 확산거리. 전하 축적 개념은 다음과 같이 표현 : 정방향 전류 IDC 상태에서 전하 축적으로 인한 확산 커패시턴스는 여기에서 소신호 컨덕턴스 G는

31 Section 22 장 요약 Part 2 : 광전 소자에의 응용 태양전지는 간단한 PN 접합을 이용하여 빛을 전기로 변환
화석-연료 기반의 기술 및 다른 재생 에너지 기술들과 비교해서 광기전 기술을 더 경쟁력 있게 만들기 위해서는, 그것의 에너지변환 효율과 가격을 더 향상시켜야만 함 큰 Eg를 갖는 반도체는 큰 전압을 생산할 수 있는 반면, 낮은 Eg 반도체는 태양 스펙트럼의 넓은 파장 영역에 걸쳐 빛을 수집할 수 있어 보다 큰 전류를 생산 이론적인 에너지 변환 효율의 최고치는 약 24%인데 여기서 Eg는 1.2eV~1.9eV의 범위에서 얻어짐. 직렬식 태양전지(Tandem solar cell)는 서로 다른 Eg를 갖는 다중 전지들을 쌓아 올려서 더 높은 효율을 얻음. 실리콘은 가격이 저렴하기 때문에 태양전지 재료로 선호 실리콘은 간접 갭 반도체.

32 Section 22 장 요약 직접 갭 반도체는 얇은 층의 재료로도 충분히 빛을 수집할 수 있어 다음과 같은 두 가지 잠재적 가격이점을 제공 첫째는 더 적은 양(더 얇은 층)의 반도체가 소요 둘째는 재료 순도에 대한 요구조건이 더 낮춰질 수 있음. 그 이유는 빛에 의해 PN 접합에서 멀리 떨어진 지점에서 생성된 캐리어들을 수집하기 위해서는 긴 확산 길이가 필요한데, 이런 긴 확산 길이가 필요 없기 때문. 저렴한 유기물 혹은 무기물 태양전지는 높은 변환 효율과 낮은 설치 가격의 특징을 가지며, 재생 가능하고 탄소 방출이 없는 이상적인 전기 공급원이 될 것임 LED는 대략 밴드 갭 에너지와 동일한 광자 에너지를 갖는 빛을 방출하는데, 빛의 방출은 PN 접합 다이오드가 정 바이어스될 때 캐리어들이 주입되고 이들이 재결합하면서 발생함 LED는 신호등, 광 데이터 링크, 그리고 LCD 디스플레이용 배경 조명에 사용. LED의 응용분야 중에서 잠재적으로 가장 중요한 분야는 LED를 공간 조명에 사용하는 것인데, 그렇게 되면 LED에 비해 10배 정도 덜 효율적인 백열등 및 수은을 함유한 형광등을 LED로 대치하는 것이 가능

33 Section 22 장 요약 가장 진보한 형태의 LED 내부에서, 전자-정공 쌍의 재결합은 거의 모든 경우에 있어서 광자를 생성. 즉, 내부 양자 효율은 100%. 이것은 직접 갭 반도체를 사용하여 이룰 수 있는데, 직접 갭 반도체에서는 방사 재결합의 수명이 비방사 재결합의 수명보다 매우 짧기 때문. 외부 양자 효율은 투명 기판을 사용하고 LED의 뒷면과 측면에 반사경을 만들어주면 증가됨 밴드 갭은 방사 파장과 색을 결정짓는데, 반도체의 박막 내에 파장에 맞는 밴드 갭을 가진 PN 접합을 만들어 줌. 이 박막은 저렴하면서 되도록이면 투명한 기판 위에 에피 층 형태로 성장됨. 적절한 기판 재료는 적은 편. 낮은 결함을 갖도록 에피 층을 성장하려면 기판과 박막의 결정 격자 상수가 정합되어야만 함. 박막은 흔히 4원소 화합물 반도체로 구성. 화합물 반도체의 성분을 변화시킴으로써 밴드 갭을 조절하려는 것과 격자 상수를 맞추려는 목표를 동시에 모두 달성할 수 있음.

34 Section 22 장 요약 레이저는 광 발진기. 그들은 광 증폭과 광 피드백에 기반을 두고 있음.
광 증폭과 광 피드백은 모두 간단한 PN 다이오드 구조에서 달성될 수 있음 Eg/q를 초과하는 정도의 큰 정 바이어스전압은 PN 접합 내에 점유 반전을 일으킴. 이러한 점유 반전된 상태 하에 있는 다이오드를 관통하여 지나가는 광 파동은 유도 방출로 인해 증폭됨. 증폭된 빛은 원래의 광 파동과 파장 및 방향을 동일하게 유지함. 두 개의 큰 밴드 갭 재료 사이에 낮은 밴드 갭 반도체가 샌드위치 모양으로 삽입된 양자 웰 구조를 사용하면 작은 정방향 전류를 흘려주어도 점유 반전이 달성될 수 있음 광 피드백은 다중-층의 브래그 반사경에 의해 제공될 수 있음 다이오드 레이저는 CD 및 DVD 리더와 라이터, 그리고 광섬유 통신 시스템에 폭넓게 사용

35 Section 22 장 요약 Part 3 : 금속-반도체 접합
금속-실리콘 경계면에서 페르미 준위는 금속 재료에 따라 달라지며, Ec 아래 0.3~0.9eV 지점에 위치 낮은 일함수를 갖는 금속 혹은 실리사이드는 전자에 대해서는 낮은 쇼트키 장벽 높이 φBn을, 그리고 정공에 대해서는 높은 장벽 높이 φBp를 제공 금속과 저농도로 도핑된 실리콘 사이의 접합은 보통 정류성 IV 특성을 가지며, 이는 쇼트키 다이오드(Schottky diode)라 불림 금속/N형 Si 다이오드의 정/역 바이어스의 의미는 P+N 접합다이오드의 그것과 동일. 금속/P-실리콘 접촉은 N+P 접합 다이오드와 정/역 방향의 의미가 동일. PN 접촉 다이오드와 비교하면, 전형적인 쇼트키 다이오드는 더 큰 역방향 포화 전류를 가지며, 이는 쇼트키 장벽 높이에 의해서 결정됨 여기서

36 Section 22 장 요약 PN 접합 다이오드보다 큰 I0를 갖기 때문에, 쇼트키 다이오드는 특정 값의 전류를 흘려주기 위해서 상대적으로 더 낮은 정방향 전압을 가해도 됨 쇼트키 다이오드는 종종 저전압 전원에서 정류기로 사용 저저항 옴성 접촉은 고전류 소자의 성능에 결정적 역할을 함 옴성 접촉의 핵심 요인은 반도체의 고농도 도핑. 또한 쇼트키 장벽의 높이는 낮은 것이 바람직함. 캐리어 전송 메커니즘은 양자-역학적 터널링. 금속/N-Si 옴성 접촉의 접촉 저항은 다음과 같음.

37 4장 PN 접합과 금속-반도체 접합-part3 끝
Thank You 4장 PN 접합과 금속-반도체 접합-part3 끝