Presentation is loading. Please wait.

Presentation is loading. Please wait.

Digital Design with CPLD Applications and VHDL Chapter 12

Similar presentations


Presentation on theme: "Digital Design with CPLD Applications and VHDL Chapter 12"— Presentation transcript:

1 Digital Design with CPLD Applications and VHDL Chapter 12
Digital Design with CPLD Applications and VHDL Chapter 12. Interfacing Analog and Digital Circuits Instructor: Dr. Woojin Choi Tel:

2 Analog Input and Output Signals
연속(continuous): 순간적인 불연속이 없는 일련의 연속된 값들 이산(discrete): 순간적인 불연속이 있는 일련의 연속된 값들 아날로그(Analog): 온도나 속도 같은 물리적인 양을 이에 비례하는 연속된 전압 혹은 전류에 의해 표현하는 방법. 아날로그 전압 혹은 전류는 정해진 범위 내의 어떤 값이든 가질 수 있다. 아날로그-디지털 컨버터: 입력단의 아날로그 신호를 디지털 코드로 변환하는 회로. 또한 A-to-D 컨버터, A/D컨버터, ADC라고도 한다. 디지털-아날로그 컨버터: 입력단의 디지털 코드를 아날로그 전압 혹은 전류로 변환하는 회로. 또한 D-to-A컨버터,D/A컨버터, DAC라고도 한다.

3 Analog Input and Output Signals
디지털의 장점: 아날로그 신호에서와 같은 신호 왜곡 현상이 일어나지 않는다. 기생인덕턴스와 커패시턴스, 증폭의 한계, 원하지 않는 위상의 이동 등에 의해 신호의 질이 저하되는 문제가 없다. 자기테이프와 같은 기록 매체의 비선형성에 의한 왜곡이 없다. 회로내의 이동이 쉽다. 래치나 자기매체, 광매체 등에 쉽게 저장이 가능하고, 복사가 용이하다. 복사/복제의 과정에서 왜곡이 일어나지 않는다.

4 Sampling an Analog Voltage
샘플(Sample): 일정한 간격으로 취해진 아날로그 전압의 순시적인 측정치 샘플링 주파수(Sampling Frequency): 아날로그 신호에서 단위 시간당 취하는 샘플의 개수 양자화 레벨(Quantization Level): 아날로그 전압을 디지털 값으로 표현하기 위해 사용하는 비트의 개수 분해능(Resolution): 인접하는 두 개의 디지털 코드에 대응하는 아날로그 전압 사이의 차. 아날로그 스텝의 크기

5 Analog Input and Output Signals
소리, 빛, 열, 위치, 속도, 가속도, 시간, 무게, 부피 등의 아날로그 신호들을 디지털 회로에서 다루기 위해서는 디지털 값으로 변환해야 할 필요가 있음

6 Effect of Quantization
Resolution(분해능): 인접하는 두 개의 디지털 코드에 대응하는 아날로그 전압 사이의 차이. 아날로그 스텝의 크기

7 Effect of Sampling Frequency
샘플링 주파수: 아날로그 신호에서 단위 시간당 취하는 샘플의 개수

8 Analysis of a Generalized Digital-to-Analog Converter

9 Weighted Resistor D-to-A Conversion
구현하려면 많은 종류의 저항이 필요함

10 Equivalent Circuit for 1000
R-2R Ladder DAC Equivalent Circuit for 1000 입력단의 큰 전압변화에 속응하기 위해서는 큰 Slew Rate의 연산증폭기가 필요하다.

11 R-2R Circuit Analysis for 1000

12 Equivalent Circuit for Calculating RTH

13 Equivalent Circuit of R-2R DAC
중첩의 원리

14 MC1408 Configured for Unbuffered Analog Output
Multiplying DAC: 출력전압이 DAC의 기준전압에 비례하여 변하는 DAC Range (open): 출력은 0.4 ~ -5[V] Range (ground): 출력은 0.4 ~ -0.5[V], 출력의 스위칭 속도가 4배 빨라진다.

15 DAC With OP Amp Buffering
연산증폭기 사용 : MC1408의 출력전압과 전류를 증가 시키므로 스위칭이 빠른 저전압 출력모드를 사용할 수 있어 좋다. 이 경우 출력전압은 연산증폭기의 전원전압에 의해 제한된다. Decoupling Capacitor Phase Compensation

16 DAC Ramp Generator DAC의 입력코드가 10000000일때 출력전압은 +6 V
스텝의 크기는 12V/256 = 46.9mV / step fclk=1MHz, fo=1MHz/256=3.9kHz

17 MC1408 as a Bipolar D/A Converter

18 MC1408 as a Bipolar D/A Converter

19 DAC Monotonicity 단조성(Monotonicity):입력코드가 한 단계 증가할 때 출력전압도 일정부분 증가하는 경우
절대정밀도(Absolute accuracy): 이상적인 DAC 출력에 대한 실제 DAC 출력 측정값의 차이 상대정밀도(Relative accuracy): 실제 DAC 출력이 이상적인 DAC 출력에 대해 이탈한 정도 정정시간(Settling time): 입력코드가 모두 0인 상태에서 모두 1인 상태로 변할 때 출력전압이 증가하여 LSB 의 반 이내의 오차 범위까지 도달하는데 걸리는 시간

20 DAC Gain Errors, Linearity Error 이득 오차(Gain error): 이득 오차는 출력범위의
직선적으로 따라 변하지 않을 때 존재 차동 비선형성(Differential Nonlinearity): 입력코드가 1 LSB 변할 때 DAC의 실제스텝 크기와 이상적인 스텝크기 사이의 차이 값 이득 오차(Gain error): 이득 오차는 출력범위의 상한에 영향을 준다.

21 DAC Offset Error 옵셋오차(Offset error): 양의 출력전압을 갖는 DAC에서 입력코드가 모두 0일 때 아날로그 출력 값이 0이 아니므로 발생하는 오차

22 Transfer Characteristic of Flash ADC
아날로그 신호 샘플 2n-1개의 비교기가 필요하지만 변환동작은 한 클럭 싸이클 안에 이루어진다.

23 Successive Approximation ADC
연속근사 레지스터: 아날로그 신호에 점점 더 근접하는 이진수를 발생시키기 위해 사용되는 상태 머신 양자화 오차: 아날로그 신호를 표현하기 위해 사용되는 비트의 개수가 제한되어 있기 때문에 디지털 신호에 포함되는 부정확성(1/2 LSB)

24 Successive Approximation A/D Conversion
변환시간이 입력전압의 크기와 상관없이 항상 같다.

25 Integrator and its Operation

26 Dual Slope ADC 변환을 시작하기 전 비교기의 출력을 0V로 설정 적분기의 출력은 증가/비교기는 카운터를 기동시킴
카운터 오버 플로시 적분기 입력은 –Vref 로 전환 적분기 출력이 0V가 될 때까지 비교기는 카운터의 값을 증가시키고 0V가 된 후 출력된 디지털 코드가 입력전압의 등가 디지털 코드이다. 5.정밀하나 변환시간(수msec)은 상대적으로 느리다. 6.적분기에 의해 잡음이 제거된다

27 Sample and Hold Circuit

28 Effect of Sampling Too Slowly
Nyquist Sampling Theorem: 어떤 신호의 정보를 보존하기 위해서는 신호의 가장 높은 주파수 보다 2배 이상 높은 주파수로 신호를 샘플해야 한다는 정리 Aliasing: 샘플하려는 신호에 비해 너무 낮은 샘플링 주파수로 샘플링할 경우 출력에 원치 않는 저주파 성분이 포함되는 현상 Anti-aliasing Filter: Aliasing 현상을 방지하기 위해 사용되는 저역 필터로서 코너 주파수는 샘플링 주파수의 2배이다.

29 Aliasing / Anti-aliasing Filtering Anti-aliasing Filtering

30 ADC0808 Analog-to-Digital Converter
< (8 clock cycle + 2uS)

31 ADC Interface with One Output Channel and Manual Input Channel Selection
Input: go, eoc(end of conversion) Output: sc(start conversion), oe(output enable), en(latch enable) States: Idle, start, wait1, wait2, read, store

32 ADC Controller

33 4-Channel Data Acquisition System


Download ppt "Digital Design with CPLD Applications and VHDL Chapter 12"

Similar presentations


Ads by Google