아날로그 및 디지털 회로의 인터페이싱.

Presentation on theme: "아날로그 및 디지털 회로의 인터페이싱."— Presentation transcript:

1 아날로그 및 디지털 회로의 인터페이싱

2 단원목차 1. 아날로그 및 디지털 신호 2. 디지털-to-아날로그 변환 3. 아날로그-to-디지털 변환
4. 데이터 획득(Data Acquisition)

3 아날로그 및 디지털 신호 아날로그 신호 정의된 범위에서 연속적으로 변하는 신호.
온도, 속도 등과 같은 대부분의 물리량의 표현. 일반적으로 전압 또는 전류레벨. 디지털 신호 특정한 값만을 갖는 신호. 디지털 로직과의 동작이 요구된다. 일련의 이진수와 같은 물리량의 표현.

4 아날로그 대 디지털 아날로그 표현의 장점 측정되는 특성처럼 연속적으로 변한다. 연속적인 값을 표현한다. 디지털 표현의 장점
아날로그 신호보다 왜곡에 강하다. 값이 특정한 이산 구간으로 제한된다. 쉽게 저장되고 복사된다.

5 아날로그 전압의 샘플링 The same infinite quantization 샘플은 아날로그 전압의 순시적인 측정 값이다.
샘플링 주파수는 단위 시간당 취득하는 샘플의 수이다(horizontal resolution).

6 아날로그 전압의 양자화 The same sampling rate(28)
양자화(Quantization)는 아날로그 전압을 디지털 수로 표현하기 위해 사용되는 비트 수 이다. 분해능은 아날로그 스텝 크기이다(vertical resolution).

7 디지털 표현의 분해능 샘플링 주파수와 양자화에 의존한다. (Accuracy)
아날로그 전압의 차이는 두 개의 인접 디지털 코드에 대응한다. 2N의 역수에 비례한다. 여기서 N은 디지털 코드에서 사용된 비트 수 이다.

8 디지털-to-아날로그 변환 디지털 입력 코드를 아날로그 전압이나 전류로 변환하는 회로가 필요하다.
일명 D-to-A converter, D/A converter 또는 DAC. 가중치 전류 값에 비례하는 디지털 입력을 사용한다. 전류는 이진 가중치이다. – MSB가 가장 크고, 그 다음 MSB는 ½ 의 전류 값, 그 다음은 ¼ 등등. 전류는 op-amp로 제공되어 전압으로 변환된다.

9 DAC 출력 전압 최대 출력은 항상 전체 스케일(full scale)보다 1-LSB 적다.
n-bit 변환기는 0에서 2n-1 까지의 2n 개의 입력코드를 가진다. (bn-12 n-1 + ….+b222+b121+b020) Ia= Iref 2n -(bn-12n b121 + b020) Va = IrefRF n

10 Weighted Resistor D/A Converter
OP-AMP에 공급되는 이진-가중 저항들로 구성되는 병렬 네트워크이다. 만약 비트 수가 커지면, 사용되는 저항 값의 범위가 매우 커지므로 좀처럼 사용하지 않는다. 비트 수가 클 경우 정확도를 얻기가 어렵다.(표준 저항 ?) Fig 참조

11 R-2R Ladder DAC 아날로그 전류는 이진-가중 전류의 합이 된다. 단지 2개의 저항 값만이 사용된다.
Va = -[b3/2 + b2/4 + b1/8 + b0/16]Vref 그림12.10 참조 A high slew rate type

12 MC1408 Integrated Circuit DAC
값싸고 넓게 사용되는 8-bit multiplying DAC. DAC0808으로 도 불림. 출력은 기준전압에 비례함. Iref Io Io = [b7/2 + b6/4 + b5/8 + b4/16 + b3/32 + b2/64 + b1/128 + b0/256] Vref(+)/R14  2 mA (그림12.12 참조) Iref Io  Vref(+) : multiplying

13 MC1408의 동작 출력전압과 전류를 증가시키기 위해 외부 연산증폭기가 요구된다.
양극성의 전압을 출력하기 위한 결선도 가능하다. 즉, 전압은 양과 음의 두 가지 값을 가질 수 있다. A high slew rate type Io = [b7/2 + b6/4 + b5/8 + b4/16 + b3/32 + b2/64 + b1/128 + b0/256] Vref(+)/R14 = [digital code/256] Vref(+)/R14 Va = IoRF for phase compensation

14 DAC 성능 규격(1) 단조증가(Monotonicity): 출력전압의 크기가 입력 디지털 코드의 증가마다 같이 증가하는 것을 의미.

15 DAC 성능 규격(2) 절대 정확도(Absolute accuracy): 기대 값에 대한 측정된 DAC 출력전압(예상 값 – 측정 값) 상대정확도(Relative accuracy): 이상 값과 실제 측정 값의 차이를 전체 스케일 전압의 비로 나타낸 것([예상 값 – 측정 값]/FS). 확정시간(Settling time): 입력이 모두 0에서 모두 1로 바뀔 때, 출력이 ½ LSB 이내로 도달하는 데 걸리는 시간. 이득오차(Gain error): 출력이 최대 출력 코드 값에 도달하기 전에 포화될 때 발생한다. (그림 ) 선형성 오차(Linearity error): 디지털 입력 코드의 증가에 따라 출력증가가 직선성에서 벗어나는 정도. (그림 ) 차동 비선형성(Differential nonlinearity): 입력 코드가 1 LSB 만큼 바뀔 때, 기대되는 계단 값과 실제 계단 값과의 차이. 오프셋 오차(Offset error): 입력코드가 모두 0일 때, DAC 출력이 0이 아닐 때 발생한다. (그림 )

16 아날로그-to-디지털 변환 아날로그 신호를 디지털 코드로 변환하는 회로가 필요하다.
일명, A-to-D converter, A/D converter, 또는 ADC.

17 Flash ADC 저항을 이용한 분압회로, 비교기, 우선순위 엔코더가 필요하다. 변환은 항상 한 클록 사이클내에 수행된다
(빠른 변환시간 ~ns 수준) n-비트 출력을 위해서는 2n 개의 저항과 2n-1 개의 비교기가 요구된다. 비트 수가 커지면 회로는 더욱 더 복잡해 진다. Sampling clk

18 누적-근사(Successive-Approximation) ADC
“binary search”를 사용하여 디지털 값을 얻는다. 때때로 ‘SAR’라고 함. 항상 일정한 변환시간을 가짐( ~ us order)

19 Binary Search Step 1 – 디지털 값의 MSB를 1로 세트하고, 다른 비트들은 0으로 세트한다 .
Step 2A – 만약, 시험전압이 변환될 값보다 크다면, MSB를 0으로 리셋 시키고, 다음 MSB를 1로 세트 시킨다. Step 2B – 만약 시험전압이 변환될 값보다 적다면, MSB는 1로 그대로 세트하고, 두번 째 MSB를 세트 시킨다. Step 3 – 모든 비트들이 시험될 때 까지 Steps 2, 2A, 2B를 반복한다.

20 Binary Search

21 누적-근사 ADC 특성 최종 결과 값은 항상 입력 전압보다 적다. 변환과정은 항상 일정한 수의 클록 사이클이 요구된다.
변환되는 디지털이 N비트이면, 변환은 N개의 클록 사이클이 요구된다.

22 이중-경사(Dual Slope) ADC 적분기에 기초한 회로의 출력은 이전 모든 입력 값의 누적 합이다.
회로는 콘덴서로의 전류를 충전하는데 크게 의존한다. 높은 정확도(DVM). 상대적으로 느린 변환시간( ~ ms order). 동작순서 1. 비교기 출력 초기화 2. Fixed time(카운터가 Recycle 될 때 까지) 동안 Vanalog 입력 인가 3. Vref 인가하여 비교기 출력이 0이 될 때 까지 계수

23 샘플 및 홀드 회로 아날로그 신호를 주기적 간격으로 샘플하고, 이를 ADC가 디지털 코드로 변환하기에 충분한 시간적 여유를 가지도록 유지하는 회로. 일반적으로 입력 전압 폴로워, 홀드 콘덴서, 출력 전압 폴로워로 구성된다. 샘플 신호들 사이에 커다란 차이가 있을 경우 사용된다.

24 Nyquist 샘플링 이론 정보를 잃지 않기 위해서는 신호는 충분히 높은 주파수로 표본화 되어야 한다.
신호내의 모든 정보를 유지하기 위해서는, 신호의 가장 높은 주파수 성분의 2배 비율로 신호를 표본화 하여야 한다(fs > 2fmax). 알리아싱(Aliasing)은 너무 낮은 샘플링 주파수를 사용함으로 원하지 않는 저주파 성분이 발생하는 현상이다. 인간의 가청 주파수는 20 Hz ~ 20 kHz, CD의 표본 주파수는 44.1 kHz. 기존의 전화망의 대역폭은 300 Hz ~ 3300 Hz 이므로, 음성신호는 8 kHz로 표본화 된다.

25 Aliasing T = 12us (f = 83.3KHz) Ts = 13us (fs = 76.9KHz) Ts 6us
(fs  2 x 83.3KHz = 166.6KHz) Alias frequency = | m • fs – fi | m=정수 |76.9 – 83.3| KHz = 6.4KHz

26 - anti-aliasing filter는 원치 않는 고주파 성분을 제거하기 위해 사용된다.
Filtering - anti-aliasing filter는 원치 않는 고주파 성분을 제거하기 위해 사용된다. - 필터는 3dB 주파수가 2fs로 맞추어진 저역통과필터이다.

27 ADC0808 Integrated Circuit ADC
8 채널의 아날로그 정보를 변환할 수 있다. 기본적인 ‘데이터 획득’ 네트워크로 사용 될 수 있다. Clock Start/ALE EOC OE ADC conversion start ADC reset During the conversion  8clks + 2us Data read

28 ADC Interface

29 스위치(go)에 의한 ADC 회로

30 계속

31 ADC Controller 시뮬레이션 결과

32 연속-변환 ADC control circuit
(그림12.42)

33 계속

34 연속변환 ADC controller의 시뮬레이션 결과
read store

35 Data Acquisition 시뮬레이션 결과 (그림12.45 참조)
CNT_EN LATCH_EN