Ch 2. 하드웨어 환경

Contents 하드웨어의 기본 버스와 Windows 2000 하드웨어를 다루기 위한 힌트 Summary Ch 2. 하드웨어 환경

1. 하드웨어의 기본

Device Register Device Control & Status Register Command Register for Device Control Status Register for Verifying Status of Device Data Register for Data Transfer between Device and Driver Ch 2. 하드웨어 환경

Device Register(2) Device Register Access Memory 4GB 메모리 공간 I/O 공간 CPU 64kB 주소 버스 32 bits 주소 버스 16 bits Device 1 Device n Device 2 데이터 버스 32 bits 데이터 버스 32 bits LOAD/STORE IN/OUT Device Register Access I/O 공간 Register I/O머신 명령어사용 , 주소(Port)는 16bit(64Kbytes) 메모리 맵 Register 메모리 공간에 Mapping 주의 : 실제 데이터와 주소 버스는 두 영역 사이에서 공유됨 Ch 2. 하드웨어 환경

Device Interrupt Interrupt 의 사용 Interrupt 의 시점 병렬적 수행 비동기적 처리 동작 완료 및 다른 요청을 대기 (Ready 상태) 디바이스의 버퍼 상태(Full / Empty 상태) 드라이버가 멈추지 않고, 디바이스 동작을 유지 Error 발생(Error 상태) Ch 2. 하드웨어 환경

Interrupt Priority 동시 Interrupt에 대한 CPU의 할당 Device의 Priority 부여 Priority비교에 의한 CPU 할당 낮은 Priority를 가지더라도 Interrupt가 유실되지 않아야함 Interrupt Vector Interrupt유실을 막기 위함 Ch 2. 하드웨어 환경

Signaling Mechanism Edge-triggered Interrupt Latched Interrupt 하드웨어의 라인의 전이를 이용 => 인터럽트의 분실 문제 Latched Interrupt CPU에 펄스 신호를 보내는 방식 => 두 개의 Device의 동시접근의 문제 Level-sensitive or Level-triggered signaling Interrupt 에 대해 지속적인 signaling Interrupt Vector와 함께 안전한 서비스 제공 Ch 2. 하드웨어 환경

Data Transfer Mechanism Programmed I/O (PIO) Device. Device의 Register를 통해서 직접 전송 Driver Code에서 데이터들을 Read/Write하기 위한 I/O명령필요 저속 Device Direct Memory Access (DMA) DMA Controller (DMAC) 를 사용 Device와 Memory사이에 데이터를 전송하기 위한 프로세스 Driver에서 I/O요청 -> Device는 I/O를 실시 -> DMAC구동 -> Device의 I/O 완료 -> DMAC의 데이터 전송 -> DMAC에서 I/O 완료 Interrupt 발생 고속 Device Ch 2. 하드웨어 환경

Data Transfer Mechanism DMA 의 메모리 사용 CPU와 경쟁 다른 Device와 경쟁 DMA Mechanism System DMA ( Slave DMA ) 공용 DMAC Set을 Mainboard에 포함시켜 여러 개의 DMAC를 공유 DMA를 위한 로직의 양이 줄어듬 하나의 DMAC를 Device가 공유해야 할 경우 한번에 하나의 DMAC만 사용가능 (DMA Channel) Bus Master DMA DMA하드웨어를 공유하지 않고 전용 DMA하드웨어를 가짐 Ch 2. 하드웨어 환경

Data Transfer Mechanism Device-Dedicated Memory (Shared Memory) Device 내에 존재하는 경우(RAM or ROM) 하드 코딩된 물리 메모리 주소를 지정(Mapping) 고속프로세서를 탑재하는 경우(버퍼의 사용) 소프트웨어 적으로 전용 메모리의 시작 주소를 지정 자동조정 , 자동 설정 Device 간의 충돌 가능성 Plug and Play (Hot-plugability or Auto-recognition) Software적인 설정으로 Hardware의 이용 Ch 2. 하드웨어 환경

Bus & Windows 2000 Bus ISA (Industry Standard Architecture) Device간의 통신이 가능하도록 하는 통로 가격, 속도, 확장성, 편리성 등에 의해 버스의 사용이 변함 ISA (Industry Standard Architecture) 8bit , 16 bit 지원, 레지스터의 사용에 표준이 없음 IRQ 라인에 따른 Priority 7채널의 DMA 채널 지원, 2 개의 연동된 공유 DMAC제공 24bits 의 주소라인 자동 인식, 설정보다 수동 설정 Ch 2. 하드웨어 환경

Bus & Windows 2000 EISA (Extended Industry Standard Architecture) 32 bit 지원, 레거시 카드에 부가되는 호환성 극복 Register의 256bytes를 주소영역으로 할당 Interrupt가 15레벨을 이용, ISA와 EISA의 공존 가능 7개의 DMA채널, 2개의 연동된 공유 DMAC, 24bits Register 32bits 주소라인 자동인식, 설정 슬롯번호, Device의 Status, DMA채널설정, IRQ레벨 등 설정 Ch 2. 하드웨어 환경

Bus & Windows 2000 PCI (Peripheral Component Interconnect) PCI BUS 기능0 …. 기능 7 PCI Device … Cache Controller와 PCI 브릿지 CPU Memory EISA Bridge EISA 슬롯 0 EISA BUS Ch 2. 하드웨어 환경

Bus & Windows 2000 PCI 특징 전송시 Burst Operation 다중 버스 마스터를 지원, Device to Device 통신 가능 Central Bus Arbiter가 중재하여 중복의 지연을 줄여줌 Caching과 Read-ahead기능을 수행함 설정공간(Configuration space) 사용 Ch 2. 하드웨어 환경

Bus & Windows 2000 PCI I/O space , Memory Address , Configuration space 4개의 인터럽트 요청라인 ( INTA-INTD ) DMA 동작에 관련한 Agent Initiator , Target 32bits 주소라인과 단일기능의 여러 ROM사용 Configuration space Header : 64bytes Configuration address register , Configuration data register Ch 2. 하드웨어 환경

Bus & Windows 2000 USB ( Universal Serial Bus ) USB command 사용 , USB frame(1023bytes), pipe를 활용한 전송 Device polling을 통한 interrupt System resource와 격리되어 직접 접근이 금지 Plug and Play 지원 Ch 2. 하드웨어 환경

Bus & Windows 2000 IEEE 1394 : Firewire Bus (Institute of Electrical and Electronic Engineers) 고속 시리얼 버스(Peer to Peer) IEEE 1212 표준에 따른 CSR DMA를 사용하여 데이터와 명령어 전송 Plug and Play 지원 Ch 2. 하드웨어 환경

Bus & Windows 2000 PC Card (PCMCIA) Bus (Personal Computer Memory Card International Assosiation) PC 카드 , DMA , CardBus 16bits or 32bits 주소 범위를 사용 단일 핀, IREQ, CINT를 통한 Interrupt DMA를 사용하지 않음 Plug and Play 지원 Ch 2. 하드웨어 환경

하드웨어를 다루기 위한 힌트 Hardware Hardware Test Bus Architecture Control Register Error & Status reporting Interrupt behavior Data transfer mechanism Device memory Hardware Test 기본 테스트 : 호환성 독립 테스트 : firmware 테스트 Ch 2. 하드웨어 환경

Summary Driver Bus를 이용한 Device access Device를 발견 , 자원할당 , 제어 Ch 2. 하드웨어 환경