100MHz PLL Frequency Synthesizer University of Incheon 100MHz PLL Frequency Synthesizer

PLL University of Incheon TEAM NAME PLL 팀원 : 2000839 이기호 : Project 총괄, Phase Comparator & Charge Pump 회로 설계 & Simulation.         2100690 김태현 : 4BCD N Counter 회로 설계 & Simulation, 최종 결과 Presentation. 2100825 유호석 : VCO & Buffer Amp 회로 설계 & Simulation. 2300782 류혜진 : Block 회로의 Integration & Documentation.

목 차 기본 PLL 주파수 합성기 주파수 합성기 설계 및 분석 결론 참고 문헌 1. PLL 2. 블록 다이어그램 목 차 기본 PLL 주파수 합성기 1. PLL 2. 블록 다이어그램 주파수 합성기 설계 및 분석 1. 위상 검출기 2. Charge pump와 Loop filter 3. VCO 4. Programmable divider 결론 참고 문헌 University of Incheon PLL TEAM

► PLL(Phase Locked Loop)이란? 주기적 신호의 위상을 원하는 대로, 흔들리지 않는 정확한 고정점으로 잡 아 주기 위해 만들어진 회로가 바로 PLL이다. 여기서 위상을 고정한다는 것은 주파수를 고정한다는 것과  거의 같은 의미로 통한다. 원래 개념적으로 위상은 주파수를 적분한 개념이다.  따라서 이 PLL은 RF에서 만큼은 주파수를 고정하는 용도로 주로 사용되게 되며, 주파수원(source)로 사용되는 주파수가 흔들리는 것을 잡아주기 위한 목적을 가지고 있다. 또한, PLL을 조절하여 디지털 클럭을 임의의 위상에 맞출 수 있듯이, Analog RF 신호 역시 PLL의 특정 part를 가변 하여 출력 주파수를 원하는 주파수로 가변 시킬 수 있다. 이러한 가변역할을 겸하게 되는 경우를 Frequency Synthesizer(주파수합성기)라는 용어로 PLL을 표현하기도 한다. University of Incheon PLL TEAM

PLL 주파수 신디사이저의 기본 블록도 University of Incheon PLL TEAM

각 block별 역할 ① VCO (Voltage Controlled Oscillator) - 입력전압에 따라 특정한 주파수를 내보내는PLL의 최고 핵심멤버. ② Divider (또는 counter) VCO의 출력주파수를 비교하는 역할을 하는데, 주파수가 너무 높아 비교하기 힘든 주파수를 적절한 비율로 나누어 비교하기 좋게 만든다. ③ TCXO (Temperature Compensated X-tal Oscillator) 온도변화에 대해 흔들림 없이 매우 안정적인 주파수를 뽑아낼 수 있는 크리스탈 오실레이터. 이 변하지 않는 주파수를 기준주파수로 삼아서 출력주파수가 맞는지 틀린 지를 비교해준다. University of Incheon PLL TEAM

각 block별 역할 ④ P/D (Phase Detector, PFD : Phase Frequency Detector) - TCXO의 기준주파수와 divider를 통해 나뉘어져 들어온 출력주파수를 비교하여 그 차이에 해당하는 펄스 열을 내보낸다. ⑤ Charge Pump (C/P) - P/D에서 나온 펄스 폭에 비례하는 전류를 펄스 부호에 따라 밀거나 당겨준다. ⑥ Loop Filter (LPF) - 저역 통과 여파기(LPF)구조로 구성된 이 필터는 loop동작 중에 발생하는 각종 잡스런 주파수들을 걸러내고, VCO 조절단자의 전압을 가변 하는 역할을 한다. University of Incheon PLL TEAM

<Original Design> <Modified Design> 설계회로의 Design Parameter   <Original Design> <Modified Design> Center frequency 900MHz 100MHz Reference frequency 100KHz Oscillating frequency range 890MHz ~ 910MHz 90MHz~110MHz N (Counter) 8900 ~ 9100 900 ~ 1100 Support Channel 200 Channel University of Incheon PLL TEAM

PLL의 응용 분야 ▪ 자동주파수 제어 ▪ 주파수 합성변환 ▪ 주파수 신디사이저 / 주파수 체배분주 카운터   ▪ 자동주파수 제어          ▪ 주파수 합성변환 ▪ 주파수 신디사이저 / 주파수 체배분주 카운터 ▪ FM / PM 의 복조 ▪ FM 수신기의 디스크리미네이터 ▪ 신호의 동기 및 트래킹           ▪ 위성통신          ▪ TV 수상기 수평동기 크로마회로 / 스테레오 MPX ▪ 데이터 통신 / PCM 통신          ▪ 주파수 선택성 필터 BPF University of Incheon PLL TEAM

3-State PFD & Charge Pump & Loop Filter · 위상검출기(Phase Detector) ▪ 0.5um 공정 CMOS를 사용하여 D-FF(flipflop) 3-상태 위상 검출기(PFD:Phase-Frequency Detector) 및 CMOS 스위치를 출력에 연결한 Charge-Pump형 위상 검출기를 집적회로 설계하였다. ▪ 이 구조는 입력신호와 기준신호 간의 차에 비례하는 위상뿐만 아니라 주파수까지 검출할 수 있어서 포착범위를 증가시키고 시스템의 Lock Speed를 향상시키는 장점이 있다. University of Incheon PLL TEAM

3-State PFD & Charge Pump & Loop Filter 위상검출기들의 성능비교 EX-OX gate PD 2-state sequential PD 3-state 선형동작 위상오차 범위 Perfect lock (Wi = Wo) PD의 소신호이득 Kd Duty Cycle 주파수검출기능 University of Incheon PLL TEAM

3-State PFD & Charge Pump & Loop Filter 0.5um CMOS Parameters University of Incheon PLL TEAM

3-State PFD & Charge Pump & Loop Filter Design Block Diagram & Schematic University of Incheon PLL TEAM

3-State PFD & Charge Pump & Loop Filter Design Block Diagram & Schematic D - FF UP DN NOR CP LF D - FF University of Incheon PLL TEAM

3-State PFD & Charge Pump & Loop Filter · 위상/주파수 검출기 타이밍 University of Incheon PLL TEAM

3-State PFD & Charge Pump & Loop Filter · 위상/주파수 검출기 타이밍 University of Incheon PLL TEAM

3-State PFD & Charge Pump & Loop Filter · 위상/주파수 검출기 타이밍 University of Incheon PLL TEAM

3-State PFD & Charge Pump & Loop Filter <Schematic> University of Incheon PLL TEAM

3-State PFD & Charge Pump & Loop Filter · 위상오차에 대한 Loop filter 출력전압(VCO제어전압) University of Incheon PLL TEAM

3-State PFD & Charge Pump & Loop Filter ·위상오차에 대한 Loop filter 출력전압(VCO제어전압) University of Incheon PLL TEAM

3-State PFD & Charge Pump & Loop Filter · 위상오차에 대한 Loop filter 출력전압(VCO제어전압) University of Incheon PLL TEAM

3-State PFD & Charge Pump & Loop Filter · 위상오차에 대한 Loop filter 출력전압(VCO제어전압) University of Incheon PLL TEAM

3-State PFD & Charge Pump & Loop Filter V (control) : 3.48 ~ 0.45V 위상오차 (∏) : 0∏ ~ 1.8∏ V (control) 위상오차 (∏) University of Incheon PLL TEAM

VCO ► voltage controlled oscillator : 전압 제어 발진기 외부에서 인가된 전압으로 원하는 발진 주파수를 출력할 수 있게 해주는 장치 PLL 모듈에서 최종 출력단 아날로그 음향 합성장치 및 이동통신 단말기 등에서 주로 사용 University of Incheon PLL TEAM

VCO VCO 발진조건 (Feed back Model) University of Incheon PLL TEAM

VCO 크기 1 , 위상360도 Y(s)/X(s) = 무한대 발진 조건 등비 수열 University of Incheon PLL TEAM

VCO 인버터의 동작원리 Vi On / off 는 Vi에 의해 결정 (Vg) 출력 단에 C 연결시 충/방전 을 반복 Qp Qn Vo on off VDD On / off 는 Vi에 의해 결정 (Vg) 출력 단에 C 연결시 충/방전 을 반복 University of Incheon PLL TEAM

VCO ► 홀수개의 인버터 직렬 연결 시 발진 Ring Oscillator (링 발진기) tD : 인버터의 지연시간 Vz Vx Vy ► 홀수개의 인버터 직렬 연결 시 발진 tD : 인버터의 지연시간 N : 인버터의 개수 University of Incheon PLL TEAM

VCO University of Incheon PLL TEAM

VCO 인버터라면 출력전압은 VDD → |H(jw)| > 1 180° 180° 180° 180° 인버터라면 출력전압은 VDD → |H(jw)| > 1 Phase(H(jw)) 360도 |H(jw)| > 1 → 발 진 University of Incheon PLL TEAM

VCO CMOS 인버터를 이용한 VCO 회로 F out Feed back V control University of Incheon PLL TEAM

VCO University of Incheon PLL TEAM

VCO 전류 미러를 통한 전류공급 슈미트 트리거 Feed back 발진 University of Incheon PLL TEAM

VCO 슈미트 트리거 ► 구형파 출력가능 출력주파수는 감소 University of Incheon PLL TEAM

VCO FFT ► FFT를 통한 주파수 성분 확인 DC성분 외에 NOISE 성분 확인 NOISE 성분 University of Incheon PLL TEAM

VCO V (control) : 0.8 ~ 4.5V 27 MHz/V F (out) : 250k ~ 100MHz F (out) University of Incheon PLL TEAM

Frequency Divider 설계 내용 및 과정 - 디지털 논리동작의 기본 단위인 flip/flop은 1과 0의 신호를 판별하게 된다. 이것은 입출력 신호입장에서는 입력주파수를 반으로 나누어 주는 듯한 기능을 한다. 즉, 원리적으로 한 주기의 신호가 들어오면 반 주기의 신호를 출력하는 식의 동작을 하게 된다. 다시 말하면 두 개의 신호를 세서 하나의 단위 신호를 내보내는 식의 Binary counter와 같이 되는 것이다. 이러한 flip/flop을 연속적으로 연결하면 일종의 counter와 같이 그 개수만큼 counting하는 것처럼 된다. University of Incheon PLL TEAM

Frequency Divider 설계 내용 및 과정 - 간단하게 나타내어보면 위의 그림과 같이 어떤 counting 구조를 통해 주파수를 특정 비율로 정확히 나눈 듯한 시간 축 파형을 만들어 낼 수 있다. 따라서 divider(분주기)부분은 주파수를 나눈다기 보다는 원하는 비율 즉, 정수 ‘n’으로 주파수를 정확히 나누어 계산해주는 digital counter를 말한다. University of Incheon PLL TEAM

Frequency Divider 74LS192 Logic Symbol University of Incheon PLL TEAM

Frequency Divider 74LS192 Logic Diagrams University of Incheon PLL TEAM

Frequency Divider Design Divider Circuit 10Mhz Frequency N=5 Divide University of Incheon PLL TEAM

Frequency Divider Design Divider Circuit 100Mhz Frequency N=100 Divide University of Incheon PLL TEAM

Frequency Divider Design Divider Circuit 100Mhz Frequency N=1000 Divide University of Incheon PLL TEAM

결론 및 고찰 제작 과정이 3주 가량 이었으나 실제 회로를 이해하고 구현방법을 모색하는 과정에서 2주 이상 걸려 실제 제작과정이 부족하였습니다 고주파회로의 발진 조건을 맞추기 힘들었습니다. (충 / 방전 시간이 빨라서 주파수 검출이 되지 않는 것 같음) 고주파에서 슈미트 트리거의 출력 안정화를 기대하기 어려웠습니 다. (출력단 버퍼 변경 필요) 이 프로젝트를 진행하면서 원하는 회로의 spec 을 맞추기 위해서는 회로의 동작원리를 완전히 이해할 필요가 있다고 느꼈습니다. University of Incheon PLL TEAM

결론 및 고찰 0.5 um 공정 CMOS를 사용하여 100MHz PLL 주파수 합성기를 집접회로로 설계해봄으로써 교과과정을 좀 더 폭넓게 이해할 수 있었고, 다양한 분야에서 집접회로설계가 이용되고 있음을 알 수 있었습니다. 또한, 프로젝트를 진행하면서 각자의 업무 분담에 충실 하려고 노력하였으며,효율적인 업무 분담으로 인해 시간을 단축할 수 있었습니다. 고주파회로일 수록 사용 가능한 소자의 범위 가 좁고 구현자체도 힘들다는 것을 느꼈습니다. 때문에 처음에 원하였던 SPEC과 차이가 발생하였습니다. 회로 설계 시 구체적인 소자 값이나 설계과정을 제시해 준 자료가 없어서 설계가 힘들었습니다. ( 이론 및 소개에 관한 문헌은 많으나 실제 설계과정의 지표가 되는 자료가 없음) University of Incheon PLL TEAM

참고 자료 PSpice를 이용한 전자회로 Analysis -진현준저 참고 자료 PSpice를 이용한 전자회로 Analysis -진현준저 경북대 통신정보보호연구실 강의자료 ch12 cmos 인버터와 링 발진기 한양대학교 전전컴아날로그 집적회로 강의자료 ch12.4 전압제어 발진기 GaAs MESFET 를 이용한 GHz급 위상 동기회로 설계 (연세대 학사 논문 99.12) 충북대 전기전자공학부 VCO 교육자료 (김영석) Unusual Frequency Dividers -Charles Wenze Digital Integrated Circuits 2nd University of Incheon PLL TEAM

참고 자료 · 카운터를 사용한 시계제작 박동조저 · 이동통신 단말용 PLL Local Oscillator의 설계 제작 참고 자료 · 카운터를 사용한 시계제작 박동조저 · 이동통신 단말용 PLL Local Oscillator의 설계 제작 · 안양대학교 자연과학 연구소 논문지 제 2집, pp155-168, 1995.123. 권원현외 2인 · 이동통신 단말용 PLL Local Oscillator의 설계 제작 안양대학교 자연과학 연구소 논문지 제 2집, pp155-168, 1995.123. 권원현 외 2인 · PLL 원리와 7Mhz 대 100채널 PLL VFO 실험 http://www.oldaudio.com/ele_data/PLLstart/pll_start.htm · PLL 주파수 합성기의 종류와 동작원리 및 사용법  http://www.chips-parts.com/cgi-bin/index.cgi?action=detail&number=538&속ead=35 · PLL 정의와 기본 원리 http://www.rfdh.com/ University of Incheon PLL TEAM