13장. 시스템 버스 다루는 내용 시스템 버스의 개념 다중버스 계층 구조 버스 중재.

Slides:



Advertisements
Similar presentations
CHAPTER 11 시스템 버스 (SYSTEM BUS). 버스란 ? 2  버스  컴퓨터의 컴포넌트 사이에 정보를 전송하기 위해, 전기적 신호가 지나가는 라인들의 집합  Data bus  Address bus  Control bus  내부 버스와 외부 버스 (
Advertisements

Family 의 개요 의 외부 Pin 기능과 내부 기능 Memory 구조 Timing 2 장 8051 의 구조.
1/37 Chapter 4: 프로세서 성능과 휴대성을 위한 하드웨어 © The McGraw-Hill Companies, Inc., 세기의 가장 중요한 발명품 : 마이크로 프로세서 일상생활에 널리 사용됨 프로그램에 의한 적응성.
컴퓨터의 구조 2006년 2학기 컴퓨터의 개념 및 실습.
키보드 보안 순천향대학교 정보보호학과 임강빈 교수.
8장 대역폭 활용: 다중화와 스펙트럼확장.
2007년 1학기 전산학개론 성신여자대학교 컴퓨터정보학부
인터럽트 종류 인터럽트 요구시 I/O장치 인식 방법
AMBA BUS Protocol의 이해 (AMBA 2.0 Specification)
Chapter 7. Flip-Flops and Other Multivibrators
IEEE 1394 순천향 대학교 컴퓨터 공학전공 김기영.
분산 제어 시스템 DCS DCS 목 차 1. DCS의 탄생과 발전 2. DDC와 DCS의 비교 3. 분산제어 시스템의 개요 4. DCS의 역할분담 5. DCS의 일반구성 6. DCS의.
제 2장 컴퓨터 구조.
9장 가로채기(Interrupt) Slide 1 (of 15).
마이크로프로세서 메모리 및 입출력장치 인터페이스
마이크로프로세서(Microprocessor,µP)
네트워크 개요 Network의 이해 Network Cabling Ethernet.
제7장 버스와 입출력.
컴퓨터 과학 개론 √ 원리를 알면 IT가 맛있다 컴퓨터 과학도를 위한 첫 전공서 ehanbit.net.
2 Part 전자계산기 구조 1. 논리 회로 2. 자료 표현 및 연산 3. 명령어 및 프로세서 4. 명령 수행 및 제어 5.
제어기술 소개 목표 : 제어기의 종류, 제어 방식 등을 살펴본다. 주요내용 제어기의 종류 제어방식 : 시퀀스, 피드백, 등.
10장 주변장치 (PIO) Slide 1 (of 28).
3장. 컴퓨터의 기억장치 학번 : 이름 : 김현화.
임베디드 하드웨어 Lecture #6.
프로세스 관리.
7 장 다중화(Multiplexing) 7.1 Many to One/One to Many 7.2 다중화 유형
연습문제풀이/도움말.
DSP와 TMS320F28X의 이해
DSP와 TMS320F28x의 이해.
6장. 기 억 장 치 Lecture #6.
2-1. PLC I/O 할당 입.출력 기기와 외부기기와의 접속
운영체제와 Windows XP 초등 ICT 교육 방법론 2013년 1학기.
컴퓨터 구조.
Chapter 02 시스템 구조(System Structure)
4장. 컴퓨터 시스템의 구성과 기능 다루는 내용 컴퓨터 분해를 통한 본체 살펴보기 컴퓨터 구성요소 컴퓨터의 기능
9장. 중앙처리 장치의 조직과 기능 다루는 내용 컴퓨터 본체에서 CPU의 위치 살펴보기 CPU의 성능, 기능, 조직
Chapter 10. Interrupt.
Chapter 08 제어장치와 마이크로 오퍼레이션.
6 중앙처리장치의 조직과 기능 IT CookBook, 컴퓨터 구조와 원리 2.0.
3주 컴퓨터구조.
8086 프로세서의 구조 및 동작 방식 시스템 프로그래밍 - Lecture #2 신라대학교 컴퓨터공학과 시스템 프로그래밍.
DK-128 실습 타이머카운터 사용법 아이티즌 기술연구소 김태성 연구원
제 2장 컴퓨터동작의 기본 개념.
Xen and the Art of Virtualization
아날로그 VS 디지탈 -. Analog Vs Digital -. 디지털 논리에 대하여 -. 메모리에 대하여
10장. 중앙처리 장치의 명령어 다루는 내용 어셈블리 프로그램의 이해 인터럽트(interrupt) 명령어 세트 주소 지정 방식.
Computer System Architecture
Programmable Logic Device
컴퓨터 시스템 개관 시스템 프로그래밍 - Lecture #1 신라대학교 컴퓨터공학과 시스템 프로그래밍.
DK-128 실습 타이머카운터 사용법 아이티즌 기술연구소
1. 컴퓨터 시스템 구성요소 메모리(Memory) 캐시메모리 개념 캐시메모리의 특징 적중률(hit ratio)
13장 CTC and DMA Slide 1 (of 10).
5장. 캐시 기억장치 다루는 내용 컴퓨터 본체에서 기억장치 위치 살펴보기 컴퓨터 기억장치의 계층적 구조 캐시 기억장치 원리
UNIT 21 Flash Memory Controller 로봇 SW 교육원 조용수.
Chapter 12 Memory Organization
제17강 입출력시스템 2.
9장. 중앙처리 장치의 조직과 기능 다루는 내용 컴퓨터 본체에서 CPU의 위치 살펴보기 CPU의 성능, 기능, 조직
제 3 장 운영체제와 입출력 방식 Section 1 입출력 기능 Section 2 입출력 방식 Section 3 입출력 버퍼링
제16강 입출력시스템 1.
성경퀴즈 여호수아1장 3장 복습게임.
성공적인 입사지원서 작성법 제이비커리어 교육수석 소 은 선.
인터럽트 발생원인 정전 혹은 데이터 전송 과정에서 오류 발생 등 컴퓨터 자체의 기계적인 문제 발생
▶서류관리 프로그램 1. 로그인….2 2. 서류등록 … 서류도착 서류스티커발행
데이터 베이스의 내부 구조.
I/O Management and Disk Scheduling
13장. 시스템 버스 다루는 내용 시스템 버스의 개념 다중버스 계층 구조 버스 중재.
임베디드 하드웨어 Lecture #6.
Lecture 7 7-Segment LED controller using u-controller
가상 기억장치 (Virtual Memory)
DK-128 실습 내부 EEPROM 제어 아이티즌 기술연구소 김태성 연구원
Presentation transcript:

13장. 시스템 버스 다루는 내용 시스템 버스의 개념 다중버스 계층 구조 버스 중재

Section 01 시스템 버스의 연결 보기 [그림 13-1] 시스템 버스의 개념도

컴퓨터의 구성 요소들을 연결하는 공유 전송 매체 Section 02 버스 컴퓨터의 구성 요소들을 연결하는 공유 전송 매체 버스 선의 수는 버스 폭이라고 하며, 한 번에 전송하는 데이터 비트들의 수를 나타냄 버스 선의 수는 기억장치 주소 비트들의 수 및 제어 신호들의 수에 따라 결정 소형 컴퓨터 50 ∼ 100 개의 신호선 중대형급 시스템 100 개 이상의 신호선

버스 대역폭 버스의 속도를 나타내는 척도 단위 시간당 전송할 수 있는 데이터 양 버스 클럭의 주기에 의해 결정 [예] 버스 클럭 주기가 50 nsec (클럭 주파수: 20 MHz) 데이터 버스 폭이 64 비트(8 바이트) 버스 대역폭 8 byte / (50 × 10-9 sec) = 160 [Mbytes/sec]

다중화 버스(Multiplexed bus) 버스의 유형별 분류 전용 버스(Dedicated bus) 기능이 지정되는 버스 데이터 버스, 주소 버스, 제어 버스 다중화 버스(Multiplexed bus) 제어 신호에 의해 여러 목적으로 사용할 수 있는 버스 선의 수가 적기 때문에 공간과 비용을 절감 제어 회로가 복잡하고, 시분할(time multiplexing)방식으로 인한 성능 저하

버스의 기능별 분류 데이터 버스(Data bus) 주소 버스(Address bus) 제어버스(Control bus) [그림 13-2] 시스템 버스의 기능별로 분류된 연결

버스의 기능별 분류 데이터 버스(data bus) 주소 버스(address bus) 시스템 요소 사이에 데이터를 전송하는 데 사용되는 선들의 집합 연결된 장치간에 양방향 전송의 특징 주소 버스(address bus) 기억장치 장소를 지정하는 주소를 전송하기 위한 선들의 집합 CPU에서 기억장치 및 입출력 제어기로의 단방향 전송만이 존재 주소 버스의 비트 수는 기억장치의 주소 수를 결정 주소 버스의 폭이 16-비트 주소지정 가능한 최대 기억장소들의 수 = 216 = 65,536 개 주소 버스의 폭이 24 비트 주소지정 가능한 최대 기억장소들의 수 = 224 = 16,777,216 개

버스의 기능별 분류 제어버스 프로세서와 기억장치와 관련된 제어신호 프로세서와 입출력 장치와 관련된 신호 기억장치 쓰기(memory write) 신호 기억장치 읽기(memory read) 신호 프로세서와 입출력 장치와 관련된 신호 입출력 쓰기(I/O write) 신호 입출력 읽기(I/O read) 신호 전송 확인(transfer acknowledge) 신호 버스 중재에서 사용되는 제어 신호 버스 요구(bus request) 신호 버스 승인(bus grant) 신호 버스 사용 중(bus busy) 신호

버스의 기능별 분류 제어버스 인터럽트 버스에서 사용되는 제어 신호 그 밖의 제어신호 인터럽트 요구(interrupt request) 신호 인터럽트 확인(interrupt acknowledge) 신호 그 밖의 제어신호 버스 클럭(bus clock) 리셋(reset)

동작과 타이밍에 따른 분류 시스템 버스의 기본동작 버스의 동작 타이밍에 따른 분류 쓰기 동작(write operation) 과정 버스 사용권을 획득, 주소와 데이터 및 쓰기 신호를 전송 읽기 동작(read operation)의 과정 버스 사용권을 획득, 주소와 읽기 신호를 보내고 데이터가 전송되어 올 때까지 대기 버스의 동작 타이밍에 따른 분류 동기식 버스(synchronous bus) 모든 버스 동작들이 공통의 버스 클럭을 기준으로 발생 비동기식 버스(asynchronous bus) 버스 동작들의 발생 시간이 관련된 다른 버스 동작의 발생 여부에 따라 결정

동기식 버스와 비동기식 버스 동기식 버스의 특징과 동작 비동기식 버스의 특징과 동작 인터페이스 회로가 간단 버스 클럭 주기가 가장 긴 버스 동작의 소요 시간을 기준으로 결정 짧은 시간이 걸리는 버스 동작의 경우에는 동작이 완료된 후에도 다음 주기가 시작될 때까지 대기 비동기식 버스의 특징과 동작 각 버스 동작이 완료 즉시 연관된 다음 동작이 발생 동기식 버스에서와 같이 낭비되는 시간이 없음 연속적 동작을 처리하기 위한 인터페이스 회로가 복잡 소규모 컴퓨터시스템 : 비동기식 버스를 사용 중형급 이상의 시스템 : 동기식 버스를 사용

Section 03 다중버스 계층 구조 단일버스 구조 전통적인 계층적 다중 버스 3계층의 계층적 다중 버스

단일버스 구조 한 종류의 시스템 버스에 여러 가지 모듈이 연결 많은 장치가 버스에 연결 조정하거나 또는 중재하는 시간 오래 걸림 전파 지연(propagation delay)이 증가 버스 병목 현상이 발생 데이터 전송률을 증가시키거나 버스 폭의 확대로 부분적으로는 해결 가능

CPU는 지역버스(Local Bus)를 이용해서 지역 입출력 제어기(Local I/O controller)와 캐쉬와 연결 전통적인 계층적 다중버스 단일 버스 문제점의 해결책 CPU는 지역버스(Local Bus)를 이용해서 지역 입출력 제어기(Local I/O controller)와 캐쉬와 연결 액세스가 많이 일어나는 기억장치를 위해서 시스템 버스에 단독으로 연결 전파지연과 병목현상을 방지 액세스의 빈도가 적고, 처리 속도가 저속이 장치들은 확장 버스를 거쳐서 연결

전통적인 계층적 다중버스 [그림 13-4] 전통적인 계층적 다중 버스 구조

3계층의 계층적 다중 버스 지역 버스(local Bus) 시스템 버스 고속 버스 브리지 확장버스 그래픽 장치, 비디오 장치, 고속의 통신 장치가 연결 브리지 시스템 버스와 고속 버스에서 전달되는 데이터를 CPU 내의 지역버스로 전달 확장버스 고속을 요하지 않은 외부장치들이 연결

3계층의 계층적 다중 버스 [그림 13-5] 고성능 계층적 다중 버스 구조

여러 개의 버스 마스터가 동시에 버스 사용을 요구 Section 04 버스 중재 여러 개의 버스 마스터가 동시에 버스 사용을 요구 버스 경합(bus contention)상태가 발생 버스 중재 버스 마스터들이 정해진 순서대로 한 개씩 버스를 사용할 수 있게 해주는 동작

제어 신호들의 연결 구조에 따른 중재 방식의 분류 버스 중재 방식의 분류 제어 신호들의 연결 구조에 따른 중재 방식의 분류 병렬 중재 방식 직렬 중재 방식 버스 중재기의 위치에 따른 분류 중앙집중식 중재 방식 분산식 중재 방식 우선순위의 결정 방식에 따른 분류 우선 순위가 높은 버스 마스터가 버스를 먼저 사용할 수 있게 한 방법 고정-우선순위 방식 : 버스 마스터에 지정된 우선순위가 고정 가변-우선순위 방식 : 버스 마스터의 우선순위를 상황 따라 변경

버스 요구/승인 신호 등의 제어 신호들이 병렬로 연결 버스 마스터의 수만큼 버스 요구/승인 신호의 제어선 들이 존재하는 방식 병렬 중재 방식 버스 요구/승인 신호 등의 제어 신호들이 병렬로 연결 버스 마스터의 수만큼 버스 요구/승인 신호의 제어선 들이 존재하는 방식 중앙집중식 고정-우선순위 방식(centralized fixed-priority arbitration scheme) 분산식 고정-우선순위 방식(decentralized fixed-priority arbitration scheme) 가변 우선순위 방식

버스 중재기는 미리 정해진 우선 순위 원칙에 따라서 선택된 버스 마스터에게만 승인 신호를 발생 중앙집중식 고정 우선 순위 방식 버스 중재기는 미리 정해진 우선 순위 원칙에 따라서 선택된 버스 마스터에게만 승인 신호를 발생 승인 신호를 수신한 버스 마스터는 버스를 사용 우선 순위가 최초에 결정이 되면 변경 불가능 [그림 13-6] 우선 순위 방식에서 중재 버스 [그림 13-7] 우선 순위 회로도

분산식 고정우선 순위 방식 모든 버스 마스터들이 중재기를 한 개씩 보유 우선 순위를 조사해서 해당 순서가 되었을 때 버스를 사용 중앙집중식에 비하여 중재 회로가 간단하므로 동작 속도가 빠름 한 중재기의 고장이 전체 시스템의 동작에 영향을 미칠 수 있음 [그림 13-8] 분산식 고정 우선 순위 방식의 구성도

시스템의 상태 또는 조건에 따라서 각 버스 마스터들의 우선순위를 계속 변화 가변 우선순위 방식 시스템의 상태 또는 조건에 따라서 각 버스 마스터들의 우선순위를 계속 변화 중재 회로가 복잡 모든 버스 마스터들이 공정하게 버스를 사용 회전 우선순위 방식 임의 우선순위 방식 동등 우선순위 방식 최소 최근 사용(Least-Recently Used : LRU) 방식

회전 우선 순위 방식의 동작 [그림 13-9] 회전 우선 순위 방식의 동작

버스 마스터들이 버스 요구와 승인 신호선과 같은 제어선들에 직렬로 연결 직렬 중재 방식 버스 마스터들이 버스 요구와 승인 신호선과 같은 제어선들에 직렬로 연결 중앙집중식 직렬 중재 방식 분산식 직렬 중재 방식

하나의 중재 신호선(BGNT)이 데이지-체인(daisy-chain)형태로 모든 버스 마스터들을 직렬로 연결 중앙 집중식 직렬 중재 방식 하나의 중재 신호선(BGNT)이 데이지-체인(daisy-chain)형태로 모든 버스 마스터들을 직렬로 연결 우선순위는 버스 승인 신호선이 연결된 순서대로 결정되는 방식 [그림 13-10] 중앙집중식 직렬 중재 방식

분산식 직렬 중재 방식 데이지-체인 버스 승인 신호(daisy-chained bus grant signal: DBGNT)가 버스 중재기들을 순환형(circular)으로 접속하는 구조 [그림 13-11] 분산식 직렬 중재 방식

폴링(Polling) 방식 버스 사용을 원하는 버스 마스터가 있는지를 버스 중재기가 주기적으로 검사 하드웨어 폴링 방식 버스 중재기와 각 버스 마스터 간에는 별도의 폴링 선이 존재 2진 코드화된 폴링 주소(binary encoded polling address)를 이용 버스 중재기는 폴링 주소를 발생 검사할 버스 마스터를 지정 그 마스터가 버스 사용을 원하는지 요청 마스터가 버스 사용을 원하면 BREQ 신호를 활성화 버스 중재기는 현재 검사 중인 마스터에게 버스 사용을 허가 마스터가 버스 사용을 원하지 않으면 다음 마스터 소프트웨어 폴링 방식 폴링의 순서와 과정을 버스 중재기내의 프로세서가 관리하는 방식 하드웨어 방식에 비하여 속도가 느림 우선순위 또는 폴링 순서의 변경이 용이

하드웨어 폴링 방식 [그림 13-12] 하드웨어 폴링 방식