PLD와 FPGA의 비교
개요-PLD PLD (Programmable Logic Devices) 되어 일반적인 용도에 판매되므로 일반 범용성 Chip에 속하고, 사용자 측에서 보면 사용자 요구에 맞게 Programming 하여 사용할 수 있으므로 ASIC 범주에 속한다고 할 수 있다. 최근 PLD는 그 특이한 특성으로 자신만의 범주로 독립되어 분류되고 있다. PLD 분류 : PLD는 크게 낮은 gate density(수십에서 수백 Gate)의 SPLD(Simple PLD)와 기본적인 GAL(Generic Array Logic) 구조를 수십에서 수백까지 조합시킨 CPLD(Complex PLD) 그리고 ASIC의 Gate Array 방식을 도입 수천에서 수백만 Gate를 현장에서 간단하게 Programming 할 수 있도록 개발된 FPGA(Field Programmable Gate Array)로 분류된다.
First IC 1958 First TTL 1964 First Transistor 1948 Semiconductors First DRAM(1103) 1970 1KB First EPLD 1983 First uP(4004) 1971 2,250TR 108KHz 640B Mem 10um line width 16-48 Macro Cells (300-900gates)
왜 프로그래머블 로직인가? Bulk TTL Chips 공간절약 사용의 편리성 가격 다양한 기능들 집적도 프로그래머블 공간절약 사용의 편리성 가격 다양한 기능들 집적도 프로그래머블 Single Device Programmable Logic Device
P-Term Base(PLD; EPROM Type) Look-Up-Table Base( FPGA; SRAM type) 아키텍쳐에 따른 구분 : PLD vs FPGA P-Term Base(PLD; EPROM Type) Look-Up-Table Base( FPGA; SRAM type) 저집적도 AND-OR 게이트의 조합 일정한 Propagation Delay No configuration device Simple decoder logic, combinatorial logics 고집적도 LUT+DFF Fmax가 성능의 척도가 됨 Configuration device needed Sequential logic, complex logics
CPLD Architecture Detail(Altera MAX) * 그림은 알테라 데이터시트에서 발췌
FPGA Architecture detail(1,Altera, Stratix) * 그림은 알테라 데이터시트에서 발췌
FPGA Architecture detail(2) * 그림은 알테라 데이터시트에서 발췌
FPGA Architecture detail(3; Xilinx,Virtex2) * 그림은 자일링스 데이터시트에서 발췌
가격에 영향을 주는 요인들 Fab technology : 0.25um -> 0.22um -> 0.18um -> 0.15um -> 0.13um -> 90nm - 공정이 세밀해 질수록 같은 웨이퍼상에 더 많은 디바이스를 넣을 수 있음 - 공정이 세밀해 질수록 칩의 성능이 증가 - 공정개발이 점점 어려워짐. 현재 90nm 프로세스를 경쟁적으로 개발중 - ASIC의 경우 NRE가 기하급수적으로 늘어나고 MOQ도 증가함 웨이퍼크기 - 웨이퍼가 클수록 더 많은 디바이스를 넣을 수 있음 - 웨이퍼의 단가가 올라가지만 높은 yield가 보장되면 가격절감 효과가 뛰어남 FPGA의 기능들 - 다양한 I/O의 지원 - PLL, LVDS, Processor등 Hardcore의 내장 - 메모리, DSP 블럭, Multiplier등 고유기능 내장 4. Package - 실리콘 Die자체의 크기가 커짐으로써 BGA type의 패키지가 필수불가결함 - 일반BGA보다 Fineline BGA가 가격이 저렴 5. 양산성 - 당연하지만, 생산량이 늘어날수록 가격이 떨어짐.