Chapter 6 BJT 증폭기

목 표 증폭기의 개념 트랜지스터의 내부 파라미터 확인 및 응용 공통 이미터 증폭기의 동작 해석 공통 컬렉터 증폭기의 동작 해석 목 표 증폭기의 개념 트랜지스터의 내부 파라미터 확인 및 응용 공통 이미터 증폭기의 동작 해석 공통 컬렉터 증폭기의 동작 해석 공통 베이스 증폭기의 동작 해석 다단 증폭기 동작 해석 차동 증폭기 동작 해석

6-1. 증폭기의 동작 바이어스의 목적 : 전류 및 전압의 변동을 교류 입력 신호의 응답내에서 발생할 수 있도록 Q점을 설정 소신호 증폭기 : Q점의 변동이 작은 교류 신호를 취급하는 증폭기 교류량 직류량의 표현 : IC, IE, VC, VE 교류량 - 실효값, 첨두 값의 표현 : Ic, Ie, Vc, Ve - 순시값의 표현 : ic, ie, vc, ve 저항 : 교류 – Rc, 직류 – RC, 내부저항 – r’ Fig 7-10 basic JFET circuit 교류량의 표현

Q점에 대한 베이스 전류 및 컬렉터 전압, 전류의 관계 선형 증폭기 C1과 C2는 용량설 결합 커패시터 : 직류차단(RS와 RL변화에 따른 직류 변화 차단), 교류 통과 사인파의 컬렉터 전류가 증가 -> 컬렉터 전압 감소 베이스 전압과 컬렉터 전압은 항상 위상 반전 그래프 해석 Fig 7-10 basic JFET circuit 전압분배 바이어스 증폭기 Q점에 대한 베이스 전류 및 컬렉터 전압, 전류의 관계

6-2. 트랜지스터 교류 등가 회로 r- 파라미터 TR의 동작을 이해하기 위해 등가회로로 표현 6-2. 트랜지스터 교류 등가 회로 TR의 동작을 이해하기 위해 등가회로로 표현 등가회로는 TR의 동작상태를 표현하기 위해 여러 파라미터 이용 : r- , h- 그림의 화살표 방향은 반대(교재참조) r- 파라미터 r’ 파라미터 해 설 αDC βDC r’e r’b r’c 교류알파(Ic/Ie) 교류베타(Ic/Ib) 교류 이미터 저항 교류 베이스 저항 교류 컬렉터 저항 Fig 7-10 basic JFET circuit r-파라미터 등가회로 TR 기호와 r-파라미터 등가 관계 직류베타와 직류베타의 비교

h- 파라미터 h- 파라미터와 r-파라미터의 연관성 제조사의 규격표에서 취급하는 파라미터 상대적으로 측정이 용이 등가회로는 TR의 동작상태를 표현하기 위해 여러 파라미터 이용 : r- , h- h- 파라미터 해 설 조 건 hi hr hf ho 입력임피던스(저항)전압귀환비 순방향 전류이득 출력어드미턴스 (컨덕턴스) 출력단자 입력개방 출력단락 구 성 h-파라미터 공통이미터 공통베이스 공통켈렉터 hie, hre, hfe, hoe hib, hrb, hfb, hob hic, hrc, hfc, hoc 기본적인 교류 h-파라미터 증폭기 구성에 따른 h-파라미터의 첨자 h- 파라미터와 r-파라미터의 연관성 h-파라미터를 r-파라미터로의 변환 Fig 7-10 basic JFET circuit

6-3. 공통 이미터 증폭기 공통 이미터 증폭기 : 높은 전압 및 전류이득 특성 6-3. 공통 이미터 증폭기 공통 이미터 증폭기 : 높은 전압 및 전류이득 특성 그림 6-8 : 직류와 교류 동작이 결합되어 있으므로 각각 해석 Fig 7-10 basic JFET circuit 공통 이미터 증폭기

직류 해석 직류 해석이므로 결합 C와 바이패스 C를 제거(C는 직류에서 개방) 직류 등가회로 Fig 7-10 basic JFET circuit 직류 등가회로

교류 등가 회로 가정 : 커패시터 C1, C2, C3는 이들 값이 신호 주파수에서 XC≈0Ω으로 가정함으로 유효단락으로 간주한다. 교류 접지 : 직류전원은 접지로 대체(직류전압원 내부 저항이 0이므로) Fig 7-10 basic JFET circuit 교류 등가 회로

- 만약 교류 신호원의 내부 저항이 0 : 신호원의 모든 전압이 베이스단자에 인가 베이스에서 신호(AC) 전압 - 만약 교류 신호원의 내부 저항이 0 : 신호원의 모든 전압이 베이스단자에 인가 - 교류 신호원의 내부저항이 ≠ 0 : (1) 신호원 저항(RS), 바이어스 저항(R1∥R2), TR의 베이스 입력 저항(Rin(base)) 교류 등가 베이스 회로 Fig 7-10 basic JFET circuit

베이스 입력 저항 : 외부회로가 연결된 r-파라미터 모형 이용 Fig 7-10 basic JFET circuit 출력 저항 : 컬렉터를 본 저항으로 컬렉터 저항과 거의 동일

전압 이득 이득 : 컬렉터의 교류 출력 전압(Vc)과 베이스의 교류 입력 전압(Vb)의 비 전류 방향 반대 교류 전압 이득을 위한 등가회로 신호원에서 컬렉터까지의 전체 증폭기 이득을 구하기 위해서는 입력회로의 감쇠를 포함 감쇠 : 신호 전압이 회로를 거치면서 감소하는 것 전체 증폭기 이득 : 신호원에서 베이스까지의 감쇠와 베이스에서 컬렉터까지의 이득을 곱한 것 Fig 7-10 basic JFET circuit 전체 이득

전압 이득 바이패스 커패시터(C2)의 영향 - 이미터 저항을 효과적으로 단락시켜 이미터를 교류 접지시킴 - 바이패스 커패시터로 인해 증폭기의 이득은 최대 Rc/r’e - 바이패스 커패시터의 용량은 충분히 커야 하며, 이로 인해 증폭기의 신호 주파수 범위에서 리액턴스는 RE에 비해 매우 적음.(10XC≤RE) 바이패스 커패시터가 없는 경우 - 이미터가 교류 접지가 되지 않아 RE에 교류 신호가 나타나고, 그때의 전압이득은 - 교류 전압이득은 RE의 영향으로 감소 전압이득에서 부하의 영향 : - 부하 : 증폭기의 출력 또는 다른 회로에서 부하 저항으로 흐르는 전류의 양 - 전체 교류 컬렉터 저항은 Fig 7-10 basic JFET circuit 교류 부하 저항

전압 이득의 안정도 안정도 : 증폭기가 온도 또는 다른 인자들의 변화에도 설계 기준 값을 유지하는 척도 - RE를 바이패스 시켜 최대 전압이득을 얻지만 교류 전압이득(Av=RC/r’e)이 r’e에 의존 -> 안정도에 문제 - r’e는 IE에 의존하며, 온도에 따라 변화 - > r’e 증가하면 이득감소 -> 온도에 따라 이득이 불안정 - 바이패스 커패시터가 없으면 RE가 교류회로에 존재 -> 이득(Av=RC/(r’e+RE))은 감소하나 r’e에 덜 의존 - 만약 RE >> r’e이면, 이득은 실질적으로 r’e에 독립적 전압이득을 안정화 하기 위한 r’e 스왐핑 : - 스왐핑 : 최소의 저항값으로 전압이득의 감소없이 r’e의 영향을 최소화 하는 방법 - 바이패스 커패시터를 가진 RE와 갖지 않는 RE의 절충형 -> 안정된 이득을 얻을 수 있으며, r’e로부터의 영향을 크게 줄이거나 무시 가능 Fig 7-10 basic JFET circuit 증폭기 입력 저항에서 스왐핑의 영향 : - RE가 바이패스 되었을 때 교류 입력 저항은 - 스왐핑이 되면 스왐핑 증폭회로

증폭기의 위상 반전 전류 이득 전력 이득 공통 이미터 증폭기의 컬렉터 출력 전압은 입력전압과 180° 위상차 발생 전류 방향 반대 전류 이득 전체 전류 Fig 7-10 basic JFET circuit 전력 이득

6-4. 공통 컬렉터 증폭기 공통 컬렉터 증폭기(이미터 폴로어) : 높은 입력저항과 전류이득 특성 6-4. 공통 컬렉터 증폭기 공통 컬렉터 증폭기(이미터 폴로어) : 높은 입력저항과 전류이득 특성 그림 6-25 : 전압분배바이어스를 가진 이미터 폴로어로 입력신호는 베이스와 용량성 결합을, 출력신호는 이미터와 용량성 결합 위상 비반전 출력은 입력과 대략 동일 Fig 7-10 basic JFET circuit 이미터 폴로어

전압 이득 입력 저항 출력 저항 전류 방향 반대 교류 전압 이득을 위한 등가회로 Fig 7-10 basic JFET circuit

전류 이득 전력 이득 Fig 7-10 basic JFET circuit

달링턴 접속 전류 방향 반대 달링턴 접속 Fig 7-10 basic JFET circuit

6-5. 공통 베이스 증폭기 공통 베이스 증폭기 : 높은 전압이득과 전류이득은 최대 1 6-5. 공통 베이스 증폭기 공통 베이스 증폭기 : 높은 전압이득과 전류이득은 최대 1 입력저항이 낮기 때문에 출력저항이 낮은 곳에 응용 유용 그림 6-30 : 커패시터 C2를 통해 베이스가 교류접지, 입력신호는 이미터와 용량성 결합을, 출력신호는 컬렉터와 부하저항에 용량성 결합, 위상 비반전 Fig 7-10 basic JFET circuit 공통 베이스 증폭기

전압 이득 전류 이득 입력 저항 전력 이득 출력 저항 Fig 7-10 basic JFET circuit 출력 저항

6-6. 다단 증폭기 다단증폭기의 이득 데시벨 전압 이득 두 개 또는 그 이상의 증폭기들은 종속 배열하여 연결 가능 6-6. 다단 증폭기 두 개 또는 그 이상의 증폭기들은 종속 배열하여 연결 가능 -> 전체적인 전압 이득 증가가 목적 다단증폭기의 이득 종속 접속 증폭기 데시벨 전압 이득 Fig 7-10 basic JFET circuit

다단 증폭기 해석 공통이미터 증폭기 2단이 용량성 결합 용량성 결합은 앞 단의 직류 바이어스가 다음 단에 영향을 미치지 못하게 함. 동작 주파수에서 용량성 리액턴스가 0이 되어 교류는 감쇠 없이 통과 Fig 7-10 basic JFET circuit 2단 공통 이미터 증폭기

부하의 영향 첫째 단의 전압 두번째 단의 전압 전체 전압 이득 첫 단의 전압이득을 구하기 위해서는 둘째 단의 부하 영향을 고려 결합 커패시터 C3는 신호 주파수에서 효과적으로 단락 되기 때문에 두 번째 단의 전체 입력 저항은 첫 단의 교류 부하가 됨. 첫째 단의 전압 첫 번째 단의 교류 등가 회로 두번째 단의 전압 Fig 7-10 basic JFET circuit 전체 전압 이득

직접 결합된 다단 증폭기 직접 결합 다단 증폭기 : 결합 또는 바이패스 커패시터 존재않음. 용량성 결합보다 저주파 응답 특성 우수 -> 리액턴스 영향 무 결점 : 온도의 영향이나 전원의 변화에 의해 직류 바이어스 전압에 영향을 주고 이 작은 변화가 다음 단에서 증폭이 되므로 심각한 오류 발생 Fig 7-10 basic JFET circuit 2단 직접 결합 증폭기

6-7. 차동 증폭기 차동 증폭기 : 두 입력 전압 사이의 차의 함수인 출력이 나타나게 하는 증폭기 기본 차동 증폭기 6-7. 차동 증폭기 차동 증폭기 : 두 입력 전압 사이의 차의 함수인 출력이 나타나게 하는 증폭기 Fig 7-10 basic JFET circuit 기본 차동 증폭기

기본 동작 Fig 7-10 basic JFET circuit 전류 방향 반대 차동 증폭기의 기본 동작

기본 동작 Fig 7-10 basic JFET circuit

신호 동작 모드 단일 입력 Fig 7-10 basic JFET circuit 단일 입력

차동 입력 Fig 7-10 basic JFET circuit 차동 입력

동상모드 입력 Fig 7-10 basic JFET circuit 동상모드 입력

동상모드 제거비 원하는 신호가 한쪽 입력단자에만 공급되거나 또는 두 입력 단자에 상반된 위상으로 동시에 공급되면 증폭되어 출력 두 개의 입력단자에 동상으로 입력되면 출력이 안 나타남. 동상모드 제거비(common-mode rejection ratio :CMRR) -> 동상모드 신호를 제거하는 증폭기의 성능 평가 기준 Fig 7-10 basic JFET circuit

Fig 7-10 basic JFET circuit