AT-DMB Baseband decoder LP path IP 기술이전 자료 2011.07.26 ETRI 시스템반도체연구부

Outline Advanced T-DMB (AT-DMB) 배경 및 개념 AT-DMB Receiver SoC Architecture AT-DMB Receiver SoC Implementation Results AT-DMB Receiver SoC Measurement 기술이전 범위 설명

Advanced T-DMB 개발배경 T-DMB는 DVB-H 및 Media FLO에 비해 가용 서비스 채널 부족 3D DMB 또는 데이터 방송 서비스 활용이 어려움 DTV(HDTV) 서비스가 어려운 개발 도상국에서 SD급 DTV 방송 서비스를 요구 선명도에 있어 CIF급 화질로는 화면 크기가 제한됨 지상파 이동멀티미디어 방송 세계 시장 선점을 위해 T-DMB 기술 고도화가 절실히 필요함

AT-DMB 서비스 개념 고품질 고전송효율 기본 계층 비디오 정보 향상 계층 비디오 정보 화면 크기 Frame rate 화질 MPEG-4 인코더 채널 변조 채널 변조 비디오 소스 MPEG-4 SVC 인코더 비디오 소스 MPEG-4 인코더 채널 변조 채널 변조 향상 계층 비디오 소스 계층 변조 향상 계층 계층 변조 향상 계층 비디오 정보 화면 크기 Frame rate 화질

Phase reference symbol AT-DMB 시스템구성 향상계층 Hierarchical modulator OFDM ETI MPEG4 AVC service Turbo encoder Time interleaver QPSK / BPSK mapper AT-DMB Modulator Differential demodualtor demodulator deinterleaver decoder Viterbi AT-DMB Demodulator MPEG-4 AVC service 기본계층(BaseLayer, High Priority) 향상 계층(EnhancedLayer, Low Priority) MPEG-2 TS 기본계층 Convolutional QPSK Phase reference symbol MUX 5

계층변조 기술 계층변조 B-모드(이동) 향상 계층에 BPSK 적용 Payload : 최대 50% 증가 이동환경에 적합 계층변조 Q-모드(고정) 향상 계층에 QPSK 적용 Payload : 최대 100% 증가 고정환경에 적합 6

Turbo coding 기술 Mother Code {158, 138, 118, 178} 향상 계층은 강화된 채널 부호 기술이 필요함 T-DMB에 적용된 Convolutional 부호보다 성능이 우수한 Turbo 부호 적용 Code rate : 1/2, 2/5,1/3,1/4 Mother Code CRSC (Circular RSC) constituent encoder Code rate : ¼ Generating polynomial {158, 138, 118, 178}

Time Interleaving for AT-DMB 전송 메커니즘 지원 모드 Time Interleaving 방식 기본 계층 DQPSK 기존 T-DMB 방식 향상 계층 계층변조 B 모드 수정된 T-DMB 방식 계층변조 Q 모드

AT-DMB Receiver Baseband SoC Architecture Equivalent to normal OFDM receiver except Equalizer Hierarchical De-Modulation Turbo – Reed-Solomon Decoder for LP stream Time deinterleaver (HP, LP) AT-DMB LP path block

AT-DMB Receiver SoC Architecture AT-DMB Receiver SoC Implementation Parameters Block Parameter Descriptions System Parameters Bandwidth = 2.048 Mhz Subcarrier space(Δf)=1khz, 2048 point FFT ADC 10 bits Synchronizer CIR based timing synchronizer GIB based frequency synchronizer Reed-Solomon Decoder ( 204, 188, t=8 ) Chien Search, Modified Euclidian Algorithm Viterbi Decoder ( 133, 171, 145, 133 ) 4bit soft-decision metric, trace-back depth=64 Turbo Decoder Double Binary Circular Recursive Systematic Convolutional (CRSC) Code log2MAP algorithm, Iterations = 6 LP de-Puncture Code Rate = 1/4, 1/3, 2/5, 1/2 for Protection level 1-C, 2-C, 3-C, 4-C respectively Equalizer Decision Directed method De-modulator Hierarchical modulation HP : π/4-DQPSK / LP : QPSK or BPSK Time de-Interleaving HP : 384 ms / LP : 768 ms

기술이전 범위 Case 1) T-DMB Baseband Decoder 기술 - H/W 기반 MP2 Audio decoder 기술 Case 2) AT-DMB Baseband Decoder 기술 - 채널 등화 기술 - Turbo Decoder 기술 - Timing Deinterleaver 기술 - AT-DMB/T-DMB Control 기술 - 기존 T-DMB 기술 포함 Case 3) AT-DMB Baseband Decoder LP 기술 VHDL RTL Code, 시뮬레이션 환경

case3 – AT-DMB Baseband Decoder LP IP 기술 HDL Simulation Environment AT-DMB receiver B/D 로부터 FFT 출력 벡터 획득 B/Q transmission mode, Turbo code rate{1/4, 1/3, 2/5, 1/2} HP/LP path의 MMR setting을 위한 레지스터 값 (by FIC decoding program using MATLAB) TestBench simulation을 통해 Reed-Solomon decoder 출력까지 확인

case3 – AT-DMB Baseband Decoder LP 기술

case3 – AT-DMB Baseband Decoder LP 기술 Channel equalizer inputs of ETRI design

case3 – AT-DMB Baseband Decoder LP 기술 Outputs of Reed-Solomon decoder

case3 – AT-DMB Baseband Decoder LP 기술 AT-DMB LP path RTL code(VHDL) TestBench FIC decoding용 MATLAB code Top-Testbench for AT-DMB BE design 각 블록 별 RTL code/testbench Sub-Blocks별 VHDL code 및 test 환경 제공 Channel equalizer Timing Deinterleaver for HP/LP Turbo decoder (Fixed-C 모델 포함) Convolution Deinterleaver RS decoder Documents 각 블록 별 상세 설계서 Issues