Embedded System 2009 년 11 월 16 일 Embedded Computer1 ● Hardware 와 Software 가 조합되어 특정한 복적을 수행하는 시스템 ● 특정한 기능을 수행하도록 Micro Processor 와 I/O Device 를 내장하며,

Presentation on theme: "Embedded System 2009 년 11 월 16 일 Embedded Computer1 ● Hardware 와 Software 가 조합되어 특정한 복적을 수행하는 시스템 ● 특정한 기능을 수행하도록 Micro Processor 와 I/O Device 를 내장하며,"— Presentation transcript:

1 Embedded System 2009 년 11 월 16 일 Embedded Computer1 ● Hardware 와 Software 가 조합되어 특정한 복적을 수행하는 시스템 ● 특정한 기능을 수행하도록 Micro Processor 와 I/O Device 를 내장하며, 이를 제어하기 위한 program 이 내장되어 있는 우리의 일상 생활에서 사용되는 각종 전자기기, 가전제품, 제어장치 등의 시스템을 말한다. Embedded System 의 구성 H/W S/W Embedded System Processor Memory I/O OS Kernel System Software Application S/W

2 Processor Architecture 2009 년 11 월 16 일 Embedded Computer2 ● ALU, CU, Register 와 Data Bus 로 구성된다. ● Micro Processor 는 한 개의 작은 IC chip 속에 CPU 의 모든 내용을 내장한 chip 을 말한다. ● 근래에는 한 개의 IC chip 속에 CPU 뿐만 아니라 다양한 I/O device 를 포함 하는 SoC 형태로 발전하고 있다. RegisterCU Internal Processor Bus Control signal Complementer Shifter ALU Status Flag

3 CU(Control Unit) 2009 년 11 월 16 일 Embedded Computer3 ● Instruction decode & execute ● Internal dataflow control Program counter Memory Address Instruction Instruction reg’ Instruction decoder Control signal Generator External Control signal Internal Control signal

4 명령어 (Instruction) 2009 년 11 월 16 일 Embedded Computer4 Instruction 의 구성 ▷ OP Code(Operation Code) Processor 가 실제로 취해야 하는 동작 ▷ 오퍼랜드 (Operand) OP code 가 명령을 수행하기 위한 대상 ADDA, B, C OP CodeOperandA : Operand 1 B : Operand 2 C : Operand 3 A=B+C

5 Bus 2009 년 11 월 16 일 Embedded Computer5 Bus ▷ Computing System 의 각 Module 에서 발생한 signal 을 공유해서 사 용할 수 있도록 만등 신호의 집합 ▷ 구동 주체 (CPU 등 ) 에 의해서 해당 소자에 Data 를 읽거나 쓸 수 있도 록 구성된다. ▷ Address Bus, Control, Data Bus Processor Register Address Memory Control Instruction &Data

6 Von-Neumann Architecture 2009 년 11 월 16 일 Embedded Computer6 Von-Neumann Architecture ▷ Instruction 과 data 를 위한 memory interface ▷ 명령을 읽을 때 data 를 읽거나 쓸 수 없다. ▷ IBM 계열 PC, ARM 7 등 Processor Register Instruction Data Memory Address bus Data bus

7 Harvard Architecture 2009 년 11 월 16 일 Embedded Computer7 Harvard Architecture ▷ Instruction 을 위한 memory interface 와 date 를 위한 memory interface 가 분리되어 있어 instruction read 시 data read/write 가 가능하므로 성능이 우 수하다.. ▷ ARM9, ARM10, Xscale 등. Processor Register Instruction Data Memory Address bus Data bus

8 Memory Device 2009 년 11 월 16 일 Embedded Computer8 구분속도가격용도특징 Volatile Memory SRAM 수 ns~ 수십 ns 비싸다 cache DRAM 수십 ns 저렴 Main memory Non Volatile memory EEPROM 수십 ns 비싸다소 용량 data, Program 저장 Flas h NAND 수십 ns 저렴 Data 저장 MP3 등 Block 단위 Read/write NOR 수십 ns 비싸다 Program, Data 저장 Memory 의 종류

9 Cache memory system 2009 년 11 월 16 일 Embedded Computer9 CPU 400MHz CPU 400MHz CPU 400MHz CPU 400MHz 66MHz bus 고속의 CPU 가 bus 및 memory 속도에 의존적이며 늦다. 66MHz bus CPU 주변에 고속의 buffer memory 를 두고 자주 사용되는 명령과 data 를 저장하여 시스템 성능을 개선

10 MMU (Memory Management Unit) 2009 년 11 월 16 일 Embedded Computer10 Address Translation 기능 ▷ CPU 에서 사용되는 logical 한 virtual address 를 physical address 로 변환 Memory Protection 기능 CPUMMUMemory Virtual Address Physical Address

11 I/O Device 2009 년 11 월 16 일 Embedded Computer11 CPU 와 정보를 교환 CPU I/O 제어장치 CPU CPU Interface signal Address, data, Control slgnal I/O device Interface signal Serial, USB, Ethemet

12 Interrupt Interface 2009 년 11 월 16 일 Embedded Computer12 Interrupt Controller ▷ 입출력 장치에서 발생되는 Interrupt 요청을 제어한다. ▷ Hardware 에 따라 Interrupt 응답을 위한 신호도 제공된다. CPU Interrupt Controller Mask Pending register I/O 장치 Interrupt Ack Interrupt Beg Interrupt Ack Interrupt Beg

13 Interrupt 발생에 의한 Processor flow control 2009 년 11 월 16 일 Embedded Computer13 Main Program Routine Interrupt 발생 ISR (Interrupt Service Routine) ISR (Interrupt Service Routine)

14 Interrupt Vector 2009 년 11 월 16 일 Embedded Computer14 Interrupt Vector ▷ ISB(Interrupt Service Routine) 을 처리하기 위한 명령 또는 위치 가 저장된 Memory 공간 Interrupt Vector Addressing Mode ▷ Fixed Interrupt  Interrupt 가 발생시 처리할 address 가 지정되어 변경 불가.  지정된 address 에 interrupt 를 처리하기 위한 명령 또는 위치가 저장되어 있다. ▷ Vectored Interrupt  일반적인 microprocessor 장치에서 여러 개의 주변장치가 시스템 버스에 연결되어 사용되는 경우 - 주변장치가 Interrupt 를 처리할 주소를 제공

15 ARM processor reister 2009 년 11 월 16 일 Embedded Computer15 Register Processor 가 작업을 하기 위헤 사용되는 값을 일시 저장하는 공간 ARM 에는 32bit 길이의 37 개 register 가 있다. Memory Reglster Instruction Decoder Barrel Shifter Instruction DATA 8 Bus Immadlate 상수 A Bus ALU ALU Bus