Electronic circuit HW#2 2600747 주 재 훈. [1] CL=0 일 때, Common-Source 증폭기 [2] CL=40pF 일 때, Common-Source 증폭기 [3] CL=0 일 때, Cascode 증폭기 VTO=1 KP=50U LAMBDA=0.02.

Presentation on theme: "Electronic circuit HW#2 2600747 주 재 훈. [1] CL=0 일 때, Common-Source 증폭기 [2] CL=40pF 일 때, Common-Source 증폭기 [3] CL=0 일 때, Cascode 증폭기 VTO=1 KP=50U LAMBDA=0.02."— Presentation transcript:

1 Electronic circuit HW#2 2600747 주 재 훈

2 [1] CL=0 일 때, Common-Source 증폭기 [2] CL=40pF 일 때, Common-Source 증폭기 [3] CL=0 일 때, Cascode 증폭기 VTO=1 KP=50U LAMBDA=0.02 TOX=10N CGSO=500P CGDO=500P VTO=-1 KP=50U LAMBDA=0.02 TOX=10N CGSO=0P CGDO=0P Chapter 6 –HW#2 - CS & Cascode 증폭기 ☞ Common-Source 증폭기와 Cascode 증폭 기의 이득 및 대역폭을 계산하고, PSPICE 모의실험을 해서 측정결과와 비교 하시오.

3 VTO=1 KP=50U LAMBDA=0.02 TOX=10N CGSO=500P CGDO=500P VTO=-1 KP=50U LAMBDA=0.02 TOX=10N CGSO=0P CGDO=0P Chapter 6 –HW#2 - CS 증폭기 ( C L = 0 )

4 Chapter 6 –HW#2 - CS 증폭기 ( 실험예상 ) -CS 증폭기는 CL 값과 거의 무관하게 동작 할 것으로 예상된다. -Cascode 증폭기는 CS 증폭기보다 더 좋은 대역폭을 가질 것으로 예상된다.

5 Chapter 6 –HW#2 - CS 증폭기 ( C L = 0 ) - M1 의 각 Parameter

6 Chapter 6 –HW#2 - CS 증폭기 ( C L = 0 ) - M2 의 각 Parameter I D1 =I D2, g m1 =g m2, r o1 =r o2 는 것을 알 수 있다.

7 Chapter 6 –HW#2 - CS 증폭기 ( C L = 0 ) - 전압이득

8 Chapter 6 –HW#2 - CS 증폭기 ( C L = 0 ) - 각 커패시터 값 계산과정 Miller Effect 채널에 의해 생긴 커패시터

9 Chapter 6 –HW#2 - CS 증폭기 ( C L = 0 ) - 첫번째 pole 및 주파수 계산과정

10 Chapter 6 –HW#2 - CS 증폭기 ( C L = 0 ) - 두번째 pole 및 주파수 계산과정 -ω p1 = 4700k, ω p2 = 8.92G ∴ ω p1 <<ω p2, ω p1 = ω H 입력 노드에 존재하는 pole 이 dominant! ZERO

11 Chapter 6 –HW#2 - CS 증폭기 ( C L = 0 ) - Pspice simulation Edit pspice model 로 들어가서 조건에 알맞은 파라미터 값을 넣어준다. VTO=1 KP=50U LAMBDA=0.02 TOX=10N CGSO=500P CGDO=500P VTO=-1 KP=50U LAMBDA=0.02 TOX=10N CGSO=0P CGDO=0P

12 Chapter 6 –HW#2 - CS 증폭기 ( C L = 0 ) -Pspice 회로 및 전류 및 전압 I D1 = I D2 = 262.5uA 으로 전류가 같은 것을 볼 수 있다.

13 Chapter 6 –HW#2 - CS 증폭기 ( C L = 0 ) -Pspice 회로 simulation g m 과 내부 C 값을 확인하기 위해 Bias point 로 설정 각 값들 확인 결과

14 Chapter 6 –HW#2 - CS 증폭기 ( C L = 0 ) -Pspice 회로 simulation ↑ 바이어스 포인트 1.5V 피크값 :1.6V ↓ 바이어스 포인트 2.5V 피크값 :4.76V 측정된 전압 이득이 -105 이므로 진폭 :1.6-1.5=0.1, 0.1 X - 105 = -10.5v, 10.5+1.5=12v 이 값으로 출력 값이 나와 한다. 하지만 인가 DC 전압이 5V 와 0V 이 므로 이 사이값으로만 증폭 할 수 있다. 그래서 출력 피크 값이 위 아래가 잘린 모습이다.

15 Chapter 6 –HW#2 - CS 증폭기 ( C L = 0 ) -Pspice 회로 simulation - A M 을 구하기 위해 AC Sweep 선택 - 입력 AC 1V, 출력 105V ∴ 이득 A M = V o /V i =105V/V * 이론값 -100V/V 와 5% 오차를 보인다.

16 Chapter 6 –HW#2 - CS 증폭기 ( C L = 0 ) -Pspice 회로

17 Chapter 6 –HW#2 - CS 증폭기 ( C L = 0 ) -Pspice 회로 simulation - 20log l 전압이득 l=20log100=40dB - 3dB 떨어진 곳 37dB, f=704.7kHz - 이론적 계산값과 약 5.8% 의 오차를 보여 비슷한 값을 볼 수 있었다. 3dB 사 용

18 VTO=1 KP=50U LAMBDA=0.02 TOX=10N CGSO=500P CGDO=500P VTO=-1 KP=50U LAMBDA=0.02 TOX=10N CGSO=0P CGDO=0P Chapter 6 –HW#2 - CS 증폭기 ( C L = 40pF )

19 Chapter 6 –HW#2 - CS 증폭기 ( C L = 40pF ) - 첫번째 pole 및 주파수 계산과정 전류 전압 계산 과정은 이전 C L =0 일 때와 같으므로 생략하였다.

20 Chapter 6 –HW#2 - CS 증폭기 ( C L = 40pF ) - 두번째 pole 및 주파수 계산과정 - ω p1 = 250k, ω p2 =65.79M (4 배 이상의 차이를 보인다.) ∴ ω p1 <<ω p2, ω p1 = ω H 입력 노드에 존재하는 pole 이 dominant!

21 Chapter 6 –HW#2 - CS 증폭기 ( C L = 40pF ) - Pspice simulation Edit pspice model 로 들어가서 조건에 알맞은 파라미터 값을 넣어준다. VTO=1 KP=50U LAMBDA=0.02 TOX=10N CGSO=500P CGDO=500P VTO=-1 KP=50U LAMBDA=0.02 TOX=10N CGSO=0P CGDO=0P

22 Chapter 6 –HW#2 - CS 증폭기 ( C L = 40pF ) -Pspice 회로 및 전류 및 전압 I D1 = I D2 = 262.5uA 으로 전류가 같은 것을 볼 수 있다. V in = V t + V ds = 1.5 + 1 = 2.5V, C L =0 일 때와 같다.

23 Chapter 6 –HW#2 - CS 증폭기 ( C L = 40pF ) -Pspice 회로 simulation g m 과 내부 C 값을 확인하기 위해 Bias point 로 설정 각 값들 확인 결과

24 Chapter 6 –HW#2 - CS 증폭기 ( C L = 40pF ) -Pspice 회로 simulation 측정된 전압 이득이 -105 이므로 진폭 :1.6-1.5=0.1, 0.1 X - 105 = -10.5v, 10.5+1.5=12v 이 값으로 출력 값이 나와 한다. 하지만 인가 DC 전압이 5V 와 0V 이 므로 이 사이값으로만 증폭 할 수 있다. 그래서 출력 피크 값이 위 아래가 잘린 모습이다. ↑ 바이어스 포인트 1.5V 피크값 :1.6V ↓ 바이어스 포인트 2.5V 피크값 :4.76V

25 Chapter 6 –HW#2 - CS 증폭기 ( C L = 40pF ) -Pspice 회로 simulation - A M 을 구하기 위해 AC Sweep 선택 - 입력 AC 1V, 출력 105V ∴ 이득 A M = V o /V i =105V/V * 이론값 -100V/V 와 5% 오차를 보인다.

26 Chapter 6 –HW#2 - CS 증폭기 ( C L = 40pF ) -Pspice 회로

27 Chapter 6 –HW#2 - CS 증폭기 ( C L = 40pF ) -Pspice 회로 simulation - 20log l 전압이득 l=20log105=40dB - 3dB 떨어진 곳 37dB, f=37.426 kHz - 이론적 계산값과 약 6.43% 의 오차를 보여 비슷한 값을 볼 수 있었다. 3dB 사 용

28 Chapter 6 –HW#2 - CS 증폭기 ( 비교 ) - 전류, 전압이득, 주파수 비교 CLCL 값 IDID AMAM FHFH 0p 이론값 250UA100V/V748kHz 측정값 262.5UA105V/V707.4kHz 40p 이론값 250UA100V/V40kHz 측정값 262.5UA105V/V37.4kHz - CL 값에 관계 없이 대역폭이 비슷한 것을 볼 수 있다. - 이론값과 측정값에서 미세한 오차를 보인다.

29 VTO=1 KP=50U LAMBDA=0.02 TOX=10N CGSO=500P CGDO=500P VTO=-1 KP=50U LAMBDA=0.02 TOX=10N CGSO=0P CGDO=0P Chapter 6 –HW#2 - Cascode 증폭기 (C L =0)

30 Chapter 6 –HW#2 - Cascode 증폭기 (C L =0) - M1,M2 의 parameter 값

31 Chapter 6 –HW#2 - Cascode 증폭기 (C L =0) - M3 의 parameter 값 I D1 =I D2 =I D3 는 것을 알 수 있다. g m1 =g m2 =g m3 는 것을 알 수 있다. r o1 =r o2 =r o3 는 것을 알 수 있다.

32 Chapter 6 –HW#2 - Cascode 증폭기 (C L =0) - 전압이득

33 Chapter 6 –HW#2 - Cascode 증폭기 (C L =0) - 각 커패시터 값 계산과정 채널에 의해 생긴 커패시터

34 Chapter 6 –HW#2 - Cascode 증폭기 (C L =0) - C in 과 첫번째 pole 및 주파수 계산과정

35 Chapter 6 –HW#2 - Cascode 증폭기 (C L =0) - 두번째 pole 및 주파수 계산과정 -ω p1 = 54.95G, ω p2 = 9G ω p1 >>ω p2, ω p1 = ω H ∴ approximate fomular 를 이용하여 f H 를 구해야 한다.

36 Chapter 6 –HW#2 - Cascode 증폭기 (C L =0) - Pspice simulation Edit pspice model 로 들어가서 조건에 알맞은 파라미터 값을 넣어준다. VTO=1 KP=50U LAMBDA=0.02 TOX=10N CGSO=500P CGDO=500P VTO=-1 KP=50U LAMBDA=0.02 TOX=10N CGSO=0P CGDO=0P

37 Chapter 6 –HW#2 - Cascode 증폭기 (C L =0) -Pspice 회로 및 전류 및 전압 I D2 = I D3 = 257.5uA 으로 전류가 같은 것을 볼 수 있다.

38 Chapter 6 –HW#2 - Cascode 증폭기 (C L =0) -Pspice 회로 simulation 각 값들 확인 결과 g m 과 내부 C 값을 확인하기 위해 Bias point 로 설정

39 Chapter 6 –HW#2 - Cascode 증폭기 (C L =0) -Pspice 회로 simulation 측정된 전압 이득이 -105 이므로 진폭 :1.6-1.5=0.1, 0.1 X - 204 = -20.4v, 20.4+1.5=21.9v 이 값으로 출력 값이 나와 한다. 하지만 인가 DC 전압이 5V 와 0V 이 므로 이 사이값으로만 증폭 할 수 있다. 그래서 출력 피크 값이 위 아래가 잘린 모습이다. ↑ 바이어스 포인트 1.5V 피크값 :1.59V ↓ 바이어스 포인트 2.5V 피크값 :4.79V

40 Chapter 6 –HW#2 - Cascode 증폭기 (C L =0) -Pspice 회로 simulation - A M 을 구하기 위해 AC Sweep 선택 - 입력 AC 1V, 출력 204V ∴ 이득 A M = V o /V i =204V/V * 이론값 -200V/V 와 2% 오차를 보인다.

41 Chapter 6 –HW#2 - Cascode 증폭기 (C L =0) -Pspice 회로

42 Chapter 6 –HW#2 - Cascode 증폭기 (C L =0) -Pspice 회로 simulation - 20log l 전압이득 l=20log204=46dB - 3dB 떨어진 곳 43dB,f=8.749MHz - 이론적 계산값과 약 5.4% 의 오차를 보여 비슷한 값을 볼 수 있었다. 3dB 사 용

43 Chapter 6 –HW#2 - CS & Cascode 증폭기 ( 비교 ) - 전류, 전압이득, 주파수 비교 CLCL 값 IDID AMAM FHFH CS Amplifier 0p 이론값 250UA100V/V748kHz 측정값 262.5UA105V/V707.4kHz 40p 이론값 250UA100V/V40kHz 측정값 262.5UA105V/V37.4kHz Cascode Amplifier 0p 이론값 250UA100V/V9.25MHz 측정값 257.5UA204V/V8.74MHz 2 배 차이를 보인다 비슷한 값을 갖는다.

44 Chapter 6 –HW#2 - CS & Cascode 증폭기 ( 비교 ) - 결과 분석 및 고찰 이번 과제를 통하여 다시 한번 CS 증폭기와 Cascode 증폭기의 원리에 대해 복습 해볼 수 있었다. 실험 예상에는 큰 차이가 없을 것 같던 CS 증폭기에서는 C L 있을 때 대역폭이 더 줄 어드는 것을 볼 수가 있었다 하지만 전압이득은 예상과 같은 것을 볼 수 있었다. Cascode 증폭기에서는 Miller effect 의 영향이 줄어서 나오는 것을 확인하였다. 이 로 인해 대역폭이 증가하고 이는 주파수 특성을 좋아지게 해주는 것을 볼 수 있었 다. 그리고 A M SIMULATION 결과에서 파형이 잘리는 것을 볼 수 있는데 그것은 입 력 전압이 0V ~ 5V 이내이기 때문이다.

45 Chapter 6 –HW#2 - CS & Cascode 증폭기 ( 비교 ) - 결과 분석 및 고찰 작은 오차이긴 하나 결과값이 5% 정도 나오는 것을 확인 했는데, 그 이유로 는 이론 계산시 소수점 뒤자리를 반올림하여 근사화 했고 channel length modulation 을 무 시하고 계산했기 때문이다. 이 외에도 온도, 정확한 좌표 측정 불가, 등으로 오차가 발생했을 것이라고 생각한다. 과제를 통해 정확하게 알고 있지 못한 점을 짚고 넘어갈 수 있었고, CS 증폭기와 Cascode 증폭기의 각 특성과 차이점을 조금 더 정확히 알 수 있었다.