Presentation is loading. Please wait.

Presentation is loading. Please wait.

5 전계효과 트랜지스터(FET) IT CookBook, 전자회로.

Similar presentations


Presentation on theme: "5 전계효과 트랜지스터(FET) IT CookBook, 전자회로."— Presentation transcript:

1 5 전계효과 트랜지스터(FET) IT CookBook, 전자회로

2 학습목표 FET의 구조 및 전류-전압 특성 이해하여 FET 회로의 해석 및 설계에 활용 FET바이어스와 DC 해석을 이해하여 다양한 FET 회로 해석에 활용 FET의 소신호 등가회로와 파라미터 이해 시뮬레이션을 통해 FET 회로의 DC 동작점을 해석

3 1. FET구조 및 전류-전압 특성 2. FET의 바이어스와 DC해석 3. FET의 소신호 등가회로
목 차 1. FET구조 및 전류-전압 특성 2. FET의 바이어스와 DC해석 3. FET의 소신호 등가회로 4. PSPICE 시뮬레이션 3

4 Section 01 FET구조 및 전류-전압 특성

5 Section 01 FET구조 및 전류-전압 특성
전계효과 (field effect) 트랜지스터에 인가되는 전압에 의해 전계가 형성되고, 전계의 세기에 의해 전류가 제어(조절)됨을 의미 FET (Field Effect Transistor) 입력전압에 의해서 트랜지스터의 두 단자 사이에 흐르는 전류가 조절되는 소자임. FET의 구조에 따른 분류 금속-산화물-반도체 FET(MOSFET) 제어단자가 산화물에 의해 절연 접합 FET(Junction FET; JEET) 제어단자가 PN 접합으로 형성된 접합

6 Section 01 FET구조 및 전류-전압 특성
금속-산화물-반도체 FET (MOSFET: Metal-Oxide-Semiconductor FET) 게이트에 인가되는 전압에 의해 드레인 전류가 제어되는 소자 제작방법에 따라 증가형 MOSEFET 과 공핍형 MOSEFET로 구분 증가형(enhancement-type) MOSEFT 기판과 소오스/드레인의 도핑형태에 따라 N채널, P채널로 구분 공핍형(depletion-type) MOSEFT 증가형 MOSEFT와 동일한 구조를 가지며 제조과정에서 채널이 미리 만들어짐

7 Section 01 FET구조 및 전류-전압 특성
증가형 MOSFET의 구조 p형 기판에 5가의 도너 불순물(P, As 등)을 높은 농도로 주입하여 n+ 영역을 형성하고 이곳에 금속을 접촉하여 소오스와 드레인 단자를 만듦 소오스와 드레인 사이의 기판 실리콘 영역이 채널영역이 되며, 채널영역 위에는 얇은 SiO2 산화막(oxide)이 형성되고, 그 위에 게이트 전극이 만들어짐 SiO2 산화막은 실리콘을 산소와 결합시킨 산화실리콘으로서 우수한 절연체 게이트 전극과 채널이 절연체로 분리되어 있는 구조

8 Section 01 FET구조 및 전류-전압 특성
증가형 MOSFET의 구조와 기호

9 Section 01 FET구조 및 전류-전압 특성
증가형 MOSFET의 동작원리 n채널 MOSFET와 p채널 MOSFET는 전류와 전압의 극성이 반대되는 것을 제외하면 동일한 해석이 가능 MOSFET의 동작에 있어서 중요한 점은 전류가 소오스와 드레인 사이의 채널영역을 통해서만 흐르며, 소오스 또는 드레인에서 기판 쪽으로 전류가 흐르지 않아야 한다는 것 따라서 소오스, 드레인과 기판의 PN 접합은 항상 역방향 바이어스 상태가 되어야 하며, 이를 위해 n채널 MOSFET의 p형 기판에는 0 V 또는 음(-)의 전압이 인가되도록 해야함 게이트 전극에 양(+)의 전압 를 인가하면, 게이트 산화막 아래의 채널영역에 전자들이 모여 n형 반전층(inversion layer) 형성 이 상태를 ‘채널’이 형성되었다고 함 “반전층”이란? 기판의 다수 캐리어(기판의 도핑형태에 의해 결정됨)와 반대 형태의 캐리어가 모여 있는 상태

10 Section 01 FET구조 및 전류-전압 특성
증가형 MOSFET의 동작원리 (계속) 채널이 형성된 상태에서 드레인에 양(+)의 전압이 인가되면 소오스와 드레인 사이에 전류가 흐르게 됨 증가형 MOSFET에서 채널을 형성하기 위해 필요한 최소 게이트 전압을 문턱전압(threshold voltage)이라고 함 n채널 증가형 MOSFET의 문턱전압은 이며, p채널 증가형 MOSFET의 문턱전압은 임

11 Section 01 FET구조 및 전류-전압 특성
공핍형 MOSFET의 구조 공핍형 MOSFET는 [그림 5-1]의 증가형 MOSFET와 동일한 구조, 단지 제조과정에서 채널이 미리 만들어진다는 차이가 있음 소오스와 드레인이 채널영역에 의해 서로 연결되어 있음 공핍형 MOSFET의 소자형태(n채널 또는 p채널)는 기판, 소오스, 드레인, 채널영역의 도핑형태가 서로 반대임에 유의 공핍형 MOSFET의 회로기호는 [그림 5-3(c)], [그림 5-3(d)]와 같다. 기판단자의 화살표 방향이 기판의 도핑형태를 나타냄 공핍형 MOSFET는 채널이 미리 만들어져 있으므로, 이를 기호에 표시하는 점이 증가형 MOSFET 기호와 다름

12 Section 01 FET구조 및 전류-전압 특성
공핍형 MOSFET의 구조

13 Section 01 FET구조 및 전류-전압 특성
공핍형 MOSFET의 동작 n채널 MOSFET를 기본으로 하여 동작을 살펴봄 증가형 MOSFET와 마찬가지로, 공핍형 MOSFET의 동작에 있어서도 전류는 소오스와 드레인 사이의 채널을 통해서만 흐르며, 소오스 또는 드레인에서 기판 쪽으로 전류가 흐르지 않아야 함 따라서 소오스, 드레인과 기판의 PN 접합은 항상 역방향 바이어스 상태가 되어야 하며, 이를 위해 n채널 공핍형 MOSFET의 p형 기판에는 0 V 또는 음(-)의 전압이 인가되어야 함 n채널 공핍형 MOSFET에서 게이트 전압이 음(-)이면 공핍형으로 동작하고, 양(+)이면 증가형으로 동작 게이트에 음의 전압이 인가되면, n채널 영역의 다수 캐리어인 전자가 기판 아래쪽으로 밀려나고 그 자리에는 공핍영역이 형성됨

14 Section 01 FET구조 및 전류-전압 특성
공핍형 MOSFET의 동작 따라서 채널영역에는 다수 캐리어인 전자가 감소하게 되어 그 결과 드레인 전류가 감소하게 됨 게이트에 인가되는 음의 전압이 커질수록 공핍영역의 폭이 확대되어 드레인 전류는 더욱 감소하게 됨. 이처럼 드레인 전류가 게이트에 인가되는 음(-)의 전압 크기에 비례 하므로, 게이트 전압에 의해 소오스- 드레인 사이의 전류 조절이 가능

15 Section 01 FET구조 및 전류-전압 특성
증가형 MOSFET의 전류 – 전압 특성 게이트전압에 따라 차단상태와 도통상태로 동작하며, 도통상태에서는 드레인 전압의 크기에 따라 비포화영역과 포화영역으로 구분

16 Section 01 FET구조 및 전류-전압 특성
증가형 MOSFET의 전류 – 전압 특성 증가형 MOSFET의 세가지 동작 영역식 차단영역: 비포화영역: 포화영역: - 비포화영역의 동작 설명 에 의해 채널이 형성되고, 가 채널 형성에 기여하는 유효 게이트 전압 보다 작은 상태 소오스에서 드레인까지 채널이 형성되어 있고, 전압 가 만드는 수평 전계에 의해 전자가 소오스에서 드레인으로 이동하여 전류가 흐름 게이트 전압 와 드레인 전압 가 클수록 드레인 전류는 많이 흐르게 되며, 이와 같이 동작하는 영역을 비포화(non-saturation) 또는 트라이오드(triode) 동작영역이라고 함

17 Section 01 FET구조 및 전류-전압 특성
비포화영역의 동작 비포화 동작영역에서의 드레인 전류는 게이트 전압과 드레인 전압 모두에 의해 영향을 받음 드레인전류 :

18 Section 01 FET구조 및 전류-전압 특성
포화영역에서의 동작 채널이 형성된 상태에서 드레인 전압이 증가하여 이 되면, 드레인 근처에서 채널이 없어짐 핀치오프(pinch-off) 핀치오프: 게이트 전압에 의한 수직 전계와 드레인 전압에 의한 수평 전계가 서로 상쇄되어 드레인 근처에서 채널이 형성되지 못하는 상태 핀치오프 상태에서 전자가 채널의 끝에 도달하게 되면, 드레인 부근의 강한 전계에 의해서 전자가 빠르게 드레인으로 끌려가는 현상이 발생. 그 결과 드레인 전압은 더 이상 드레인 전류의 변화에 영향을 주지 못함. 이때 드레인 전압이 더 커진다 해도 드레인 전류는 일정하게 되는데, 이러한 동작영역을 포화영역(saturation region)이라 함. 포화영역은 이고, 가 채널 형성에 기여하는 유효 게이트 전압 보다 큰 경우 즉, 인 동작영역임

19 Section 01 FET구조 및 전류-전압 특성
포화영역에서의 동작 2차 효과를 무시하는 이상적인 경우에, 포화영역에서 MOSFET의 전류는 드레인 전압에 무관하고 게이트 전압에만 영향을 받음 드레인 전류 :

20 Section 01 FET구조 및 전류-전압 특성
N 채널 MOSFET의 각 영역에 따른 전류-전압 특성 차단영역에서는 드레인 전류가 0 비포화영역에서는 드레인 전류가 게이트 전압과 드레인 전압에 모두 영향을 받음 포화영역의 드레인 전류는 게이트 전압에 의해서만 영향을 받음 점선으로 표시된 포물선은 포화영역과 비포화영역의 경계를 나타내며, 인 값들의 궤적임

21 Section 01 FET구조 및 전류-전압 특성
채널길이 변조 효과 MOSFET의 포화영역에서 드레인 전앞이 증가함에 따라 채널의 핀치오프가 증가하여 드레인 근처에서 채널이 없어지는 현상 포화영역 드레인 전류 : λ : 채널길이 변조계수

22 Section 01 FET구조 및 전류-전압 특성
예제 5-1 포화영역에서 동작하는 N채널 MOSFET는 에서 2mA의 드레인 전류가 흐른다. 가 2배로 증가했을 때의 드레인 전류의 변화를 구하라. 단 게이트-소오스 전압은 이고 일정한 값을 유지하며, 이다. [풀이] 주어진 초기 값을 으로, 2배로 증가했을 때의 값을 로 표기하면, 이 됨. 채널길이변조 효과가 고려된 포화영역의 드레인 전류는 다음과 같이 계산됨. --(1) --(2) 따라서 가 되며, 의 변화는 0.67m A(33.3%)가 되고, 값이 100%증가하면 채널길이변조 효과에 의해 드레인 전류가 33.3% 증가함을 의미함. --(3)

23 Section 01 FET구조 및 전류-전압 특성
공핍형 MOSFET의 전류-전압 특성 전압의 극성에 따라 공핍모드 또는 증가모드로 동작 드레인포화전류 :

24 Section 01 FET구조 및 전류-전압 특성
JFET의 구조와 동작 채널(channel) 영역의 도핑 형태에 따라 N 채널 JFET와 P채널 JFET로 구분

25 Section 01 FET구조 및 전류-전압 특성
N 채널 JFET의 실제 구조와 동작 게이트 영역은 채널영역에 비해 높은 불순물 농도로 만들어지므로 게이트와 소오스 사이에 인가된 역방향 전압에 의한 공핍영역은 채널영역으로 확대

26 Section 01 FET구조 및 전류-전압 특성
채널폭의 변화와 드레인 전류의 흐름 N 채널 JFET의 드레인 전류 는 게이트 역방향 바이어스 전압에 의해 제어

27 Section 01 FET구조 및 전류-전압 특성
N 채널 JFET 드레인 전류-전압 특성 게이트-소오스 간을 접지시키고 드레인 전압 를 0V 부터 서서히 증가시켜, 드레인-소오스 사이의 전압 의 변화에 따른 드레인 전류의 변화를 살펴보기 위해 n채널 JFET를 이용하여 [그림 5-13]과 같은 회로를 구성.

28 Section 01 FET구조 및 전류-전압 특성
JFET 드레인 전류-전압 특성 N채널 JFET의 경우 이고 P채널 JFET의 경우

29 Section 01 FET구조 및 전류-전압 특성
와 의 변화에 따른 JEFT의 드레인 전류 특성 포물선 좌측영역 : 비포화영역 또는 저항영역(resistive region) 포물선 우측영역 : 포화영역 드레인 전류 JEFT가 포화영역에서 동작 JEFT가 비포화영역에서 동작

30 Section 01 FET구조 및 전류-전압 특성
JEFT의 전달특성 곡선 는 드레인과 소오스 사이의 전압을 일정한 값 k로 유지

31 Section 02 FET의 바이어스와 DC 해석

32 Section 02 FET의 바이어스와 DC 해석
MOSEFT의 바이어스 전압분배 바이어스 게이트-소오스 동작점 전압: MOSFET가 포화영역에서 동작: 드레인 –소오스 동작점 전압: 동작점이 포화영역에서 설정되기 위한 조건 DC 부하선 방정식 :

33 Section 02 FET의 바이어스와 DC 해석
MOSFET의 출력특성에 동작점과 부하선의 교점 천이점 (transition point) : MOSFET 포화영역의 경계를 나타내는 포물선과 부하선의 교점

34 Section 02 FET의 바이어스와 DC 해석
MOSFET가 포화영역에 있기 위한 게이트 전압의 최댓값 채널 핀치오프가 일어나는 점에서 는 다음과 같이 표현. 포화영역의 드레인 전류 를 대입 을 고려하여 에 대해 풀면 MOSFET가 포화영역에 있기위한 최대 게이트 전압 [그림 5-19] 게이트 바이어스 전압 를 갖는 증가형 n채널 MOSFET 회로

35 Section 02 FET의 바이어스와 DC 해석
예제 5-2 동작점 전압과 전류 [그림 5-17]의 회로에 대해 동작점 전압과 전류를 구하고, 출력특성 곡선에 부하선을 그려서 동작점을 표시하라. (단 R1=40㏀, R2=20㏀, RD=7.5㏀, VDD=12V, , Kn=0.4㎃/V2로 가정한다.)

36 Section 02 FET의 바이어스와 DC 해석
예제 5-2 [풀이] 게이트-소오스 바이어스 전압 : 드레인 전류 : 드레인-소오스 바이어스 전압 포화영역의 임계전압 가 만족되어 MOSFET가 포화영역에서 바이어스 되어있음 확인.

37 Section 02 FET의 바이어스와 DC 해석
예제 5- 예제 5-2 (풀이) PSPICE 시뮬레이션을 이용한 [예제 5.2] 회로의 DC 해석 결과 .MODEL Mbreakn NMOS LEVEL=3 L=2.0000E-6 W=770.00E-6 + RS=10.000E-3 RD=10.000E-3 VTO=2 RDS=1.0000E6 + TOX=2.0000E-6 CGSO=40.000E-12 CGDO=10.000E-12 + CBD=1.0000E-9 RG=5 RB=1.0000E-3 GAMMA=0 KAPPA=0 [시뮬레이션에 사용된 모델 파라미터] DC 해석

38 Section 02 FET의 바이어스와 DC 해석
예제 5-3 [예제 5.2]의 회로에 대해 천이점(transition point)의 게이트-소오스 전압 와 드레인 전류값을 구하라. 단, 소자값 MOSFET의 파라미터는 [예제 5.2]와 동일하다. [풀이] 포화영역의 드레인전류 : 드레인 전류를 대입 : 되고 이므로 게이트-소오스 전압 : 드레인전류 : ※ 출력특성 곡선에 부하선과 천이점 및 동작점 표시

39 Section 02 FET의 바이어스와 DC 해석
예제 5-4 [그림 5-23]의 MOSFET 회로에서 이고 라고 가정할 때 바이어스 전류를 계산하라. 또한 게이트 전압이 5% 증가하면 드레인 전압은 어떻게 되는지 설명하라. (풀이) MOSFET가 포화영역에서 동작 한다고 가정, 드레인 전류 : 이므로 가 되어 MOSFET는 포화영역. 게이트 전압이 5%증가하여 가 되면 MOSFET는 비포화 영역에서 동작하게 됨.

40 Section 02 FET의 바이어스와 DC 해석
자기 바이어스 소오스에 저항 수동소자 가 추가된 자기 바이어스(self-blas) 방법 사용 게이트 전압 : 드레인전류 에 대해 , 드레인-소오스 동작점 전압 동작점이 포화영역에서 설정되기 위해서는 만족 DC 부하선

41 Section 02 FET의 바이어스와 DC 해석
MOSFET의 출력특성에 부하선과 동작점

42 Section 02 FET의 바이어스와 DC 해석
예제 5-5

43 Section 02 FET의 바이어스와 DC 해석
예제 5-5 (풀이) [풀이] 소오스 저항 : 드레인 저항 : 바이어스 저항에 흐르는 전류 50uA가 되어야 하므로 파라미터값 대입 게이트 전압 : 전압분배에 의한 게이트 전압 :

44 Section 02 FET의 바이어스와 DC 해석
예제 5-5 (풀이) 연립하여 풀면, 설계된 회로를 PSPICE로 동작점 시뮬레이션을 수행한 결과 시뮬레이션에 사용된 n채널 MOSFET의 모델 파라미터 DC해석 결과 .MODEL Mbreakn NMOS LEVEL=3 L=2.0000E-6 W=1.0000E-3 + RS=10.000E-3 RD=10.000E-3 VTO= RDS=1.0000E6 + TOX=2.0000E-6 CGSO=40.000E-12 CGDO=10.000E-12 + CBD=1.0000E-9 RG=5 RB=1.0000E-3 GAMMA=0 KAPPA=0

45 Section 02 FET의 바이어스와 DC 해석
공핍형 MOSFET의 바이어스 게이트-소오스 전압 가 양(+)또는 음(-)의 값을 갖는 것이 가능 MOSFET의 게이트 단자는 산화막으로 절연되어 있으므로, 게이트 단자로 흐르는 전류가 0 포화영역에서 동작하는 경우 드레인 바이어스 전류 드레인-소오스 바어어스 전압 [그림 5-28(b)] 드레인 바이어스 전류 [그림 5-28(b)] 드레인-소오스 바이어스 전압

46 Section 02 FET의 바이어스와 DC 해석
공핍형 MOSFET의 바이어스

47 Section 02 FET의 바이어스와 DC 해석
예제 5.6 [풀이] MOSFET가 포화영역에서 동작한다고 가정하면 드레인 바이어스 전류 : 2차방정식을 풀어 드레인 전류를 구하면 인 경우의 드레인 전류의 최댓값을 구하면 드레인 전류의 최대값: 드레인-소오스 바이어스 전압 :

48 Section 02 FET의 바이어스와 DC 해석
접합 FET (JEFT)의 바이어스 JFET의 게이트 단자는 채널영역과 PN 접합을 형성하고 있으며 게이트와 소오스 사이에 전류가 흐르지 않아야 하므로, 게이트-소오스 사이의 PN 접합은 0V 또는 역방향 바이어스가 인가되어야 함 영(0) 전압 바이어스 JFET의 게이트는 채널영역과 역방향 바이어스 된 PN 접합을 형성하고 있으므로, 누설전류를 무시한다면 게이트 단자로 흐르는 전류가 0 포화영역에서 동작하는 경우의 드레인 바이어스 전류 - [그림 5-29]의 바이어스 회로에서 드레인-소오스 바이어스 전압

49 Section 02 FET의 바이어스와 DC 해석
예제 5.7 [풀이] JFET가 포화영역에서 동작한다고 가정하면, 식 (5.25)에 의해 가 됨 식 (5.26)에 의해 드레인-소오스 전압은 다음과 같이 계산. 따라서 이므로, 주어진 회로의 JFET는 포화영역에서 동작한다는 가정이 올바름.

50 Section 02 FET의 바이어스와 DC 해석
예제 5.8 [풀이] 드레인 전류 : 드레인 바이어스 전류 :

51 Section 02 FET의 바이어스와 DC 해석
영 전압 자기 바이어스 소오스 저항 를 추가하여 바이어스 안정도를 높인 자기 바이어스 회로 게이트 바이어스 전압 드레인 바이어스 전류 드레인-소오스 바이어스 전압

52 Section 02 FET의 바이어스와 DC 해석
중간점 바이어스 일반적으로 FET의 동작점은 포화영역의 중간점에 설정되는 것이 가장 적합 드레인 바이어스 전류 포화영역에서 동작하는 JEFT의 드레인 전류 인 중간점에서의 , 값의 비를 X라고 하면 위의 식을 대입하여 정리 결론: 중간점 바이어스를 위한 게이트-소오스 전압

53 Section 02 FET의 바이어스와 DC 해석
예제 5.9 예제 5.9 [풀이] 게이트–소오스 루프에 KVL 적용: 드레인 바이어스 전류 : JFET가 포화영역에서 동작한다고 가정 드레인 바이어스 전류 드레인-소오스 바이어스 전압 : 이므로 를 만족하여 JFET는 포화영역에서 동작함을 확인.

54 Section 02 FET의 바이어스와 DC 해석
전압분배 자기 바이어스 게이트-소오스 PN 접합에 역방향 바이어스가 인가되어야 하므로, 소오스 전압이 게이트 전압보다 큰 양(+)의 값을 가져야 함. 게이트 전압은 저항 R1과 R2의 전압분배에 의해 결정 소오스 전압 게이트-소오스 바이어스 전압 JFET 동작점의 그래프적 해석 게이트-소오스 전압 드레인전류

55 Section 02 FET의 바이어스와 DC 해석
전달특성 곡선과 부하선 AND 동작점

56 Section 02 FET의 바이어스와 DC 해석
예제 5.10 (풀이) 게이트 바이어스 전압 전압분배 연락하여 풀면 를 만족하여 JFET는 포화영역에서 동작

57 Section 03 FET의 소신호 등가회로 5.3 FET의 소신호 등가회로

58 Section 03 FET의 소신호 등가회로 MOSFET의 소신호 파라미터 전달 컨덕턴스
게이트-소오스 전압의 변화에 대한 드레인 전류 변화의 비(ratio) MOSFET의 전달 컨덕턴스 식 : N채널 MOSFET가 포화영역에서 동작하는 경우 드레인 전류 동작점 전압과 전류 식 => 에 대해 정리 전달컨덕턴스 : 를 나누면 관한 식으로 표현

59 Section 03 FET의 소신호 등가회로 MOSFET 소신호 파라미터

60 Section 03 FET의 소신호 등가회로 예제 5.11 [풀이]

61 Section 03 FET의 소신호 등가회로 예제 5.12 [풀이]

62 Section 03 FET의 소신호 등가회로 드레인 저항
MOSFET가 포화동작 영역에서 동작 할 때 드레인 전압이 증가함에 따라 드레인 전류가 증가하는 채널길이변조 효과 드레인 전류 식 : 포화영역에서 전류-전압 특성 곡선의 기울기의 역수  MOSFET의 소신호 드레인 저항 식 : 채널길이 변조효과 계수 는 전압 의 역수로 정의

63 Section 03 FET의 소신호 등가회로 예제 5.13 [풀이]

64 Section 03 FET의 소신호 등가회로 MOSFET 소신호 등가회로
MOSFET의 게이트는 산화막에 의해 절연되어 있으므로, 게이트는 개방(open)되어 있음에 유의 드레인과 소오스 사이에 나타나는 저항 는 채널 길이 변조효과에 의한 저항성분

65 Section 03 FET의 소신호 등가회로 JFET의 소신호 등가회로
포화영역에서 동작하는 JEFT의 소신호 등가회로는 MOSFET 소신호 등가회로와 동일하며, 단지 전달컨덕턴스만 달리 표현 드레인 전류 는 채널 길이 변조계수이며, MOSFET와 동일하게 로 정의 JEFT의 전달 컨덕턴스

66 Section 04 PSPICE 시뮬레이션 5.4 PSPICE 시뮬레이션

67 Section 04 PSPICE 시뮬레이션 시뮬레이션 1
[그림 5-35]의 회로에 대해 PSPICE로 “DC sweep”해석을 수행하여 JEFT의 전류-전압 특성곡선을 확인하라. 단

68 Section 04 PSPICE 시뮬레이션 시뮬레이션 1 결과 : n채널 JFET의 전류-전압 특성 시뮬레이션
ID-VDS 특성

69 Section 04 PSPICE 시뮬레이션 시뮬레이션 1 결과 : n채널 JFET의 전류-전압 특성 시뮬레이션

70 Section 04 PSPICE 시뮬레이션 시뮬레이션 2
[그림 5-37]과 같은 증가형 N채널 MOSFET회로를 PSPICE로 시뮬레이션을 수행하여 동작점 전압과 전류를 확인하라. 단, 이고 이다.

71 Section 04 PSPICE 시뮬레이션 시뮬레이션 2 결과 PSPICE의 시뮬레이션 결과는[그림5-38] 과 같으며
로서 MOSFET가 포화영역에서 동작하는 것을 확인

72 Thank You 5장 전계효과 트랜지스터 끝


Download ppt "5 전계효과 트랜지스터(FET) IT CookBook, 전자회로."

Similar presentations


Ads by Google