High Speed Serial Link Design 1/12 2015 년 2 월 2 일 School of EE, Seoul National University 대표 학생배우람 과제 책임자정덕균 교수.

Presentation on theme: "High Speed Serial Link Design 1/12 2015 년 2 월 2 일 School of EE, Seoul National University 대표 학생배우람 과제 책임자정덕균 교수."— Presentation transcript:

1 High Speed Serial Link Design 1/12 2015 년 2 월 2 일 School of EE, Seoul National University 대표 학생배우람 과제 책임자정덕균 교수

2 연구 성과 요약 (’10.07~’14. 12) 1. 참여 기간 : 2010. 07. 01 ~ 현재 2. 전략산학 장학생 현황 : 배우람, 박준은 ( 총 2 명 ) 3. 대표 연구 주제 : - Silicon Photonic Interconnect - Low Power Memory Interface - Transceiver Circuits for 20 Gb/s 4. SSSP 장학생 현황 : 추민성, 윤창수, 조성용 ( 총 3 명 ) 5. 박사 배출 현황 : 유병주, 임동혁, Anil Kavala ( 총 3 명 ) 6. 논문 및 특허 실적 - 저널 : SCI 1 편, SCIE 1 편 - 국제 학회 : 5 편 4.5 년간 전략산학 연구 성과 결산 2/12

3 3/12 대표 논문 Review 논문 제목 : - A power-efficient 600-mV pp voltage-mode driver with independently matched pull-up and pull-down impedances 논문 내용 : - 항상 일정한 출력 임피던스를 가지는 저전력 voltage- mode driver 의 설계에 대한 분석과 구현 및 실험 결과

4 선정 이유 : - 2 차년도 연구 주제인 저전력 메모리 인터페이스 설계에서 연구한 내용을 연장한 내용의 논문으로, Driver 의 출력 임피던스를 일정하게 유지하면서 동 시에 소모 전력을 최소화하는 설계 방법론을 다루고 있음. 4/12 대표 논문 Review 저널 정보 : - 저널명 : International Journal of Circuit Theory and Applications -Impact Factor : 1.21 - 저널 랭킹 : 126/247

5 1 차년도 : Si-Ph RX with Skew Compensation

6 2 차년도 : 4-PAM TX with IMBM Channel Impedance matched bi-directional multi-drop Stub-series terminated logic multi-drop Binary & IMBM 4-PAM & IMBM 4-PAM & SSTL

7 2 차년도 : RX with Linearized BB-CDR (a) Conventional BBPD(b) Linearized BBPD (c) JTRAN under the various jitter conditions (d) Jitter histogram under the various jitter conditions -3dB BW : 7.5 MHz Pk-pk : 0.15 UI Rms : 0.034 UI Constant PD gain ! PD gain variation

8 3 차년도 : 20 Gb/s Equalizer & Sampler

9 4 차년도 : 10GHz Ring-PLL in 90nm CMOS Measured waveform Die microphotograph 10-GHz Ring VCO VCO Tuning Range

10 4 차년도 : LC-DCO -110dBc/Hz @ 1MHz offset  Frequency : 11.3 ~ 14GHz  Resolution : 1MHz/LSB  Phase Noise : 111dBc @1MHz  Power Consumption : 6mW @12.5G  FOM : 185.2dBc/Hz 600um 200um

11 5 차년도 : Injection-Locked Oscillator Before injection After injection

12 향후 계획 12/12 5 차년도 하반기 (’15.1~’15.6) 주요 연구 계획 - Injection Locking 을 이용한 Clocking 회로 설계 ☞ Injection locking 을 이용한 high-performance clock generation 회로 - FoM Comparison (Power reduction / noise performance) - Speed-up 을 위한 scheme 개발 ☞ Injection locking 을 이용한 Clock and data recovery 회로 - High frequency jitter filtering - Wide jitter tracking bandwidth ☞ 그 외의 다양한 적용 범위에 대한 폭넓은 연구