2장 마이크로프로세서 구성요소 Slide 1 (of 19).

Presentation on theme: "2장 마이크로프로세서 구성요소 Slide 1 (of 19)."— Presentation transcript:

1 2장 마이크로프로세서 구성요소 Slide 1 (of 19)

2 “Microprocessor의 구성요소”에 대해 알아보겠습니다.
학습개요 이번 시간에는... “Microprocessor의 구성요소”에 대해 알아보겠습니다. 학 습 목 표 마이크로프로세서에 대하여 요소 별 동작원리를 공부한다. 학 습 목 차 마이크로프로세서의 개요 버스구조 (BUS STRUCTURE) Slide 2 (of 19)

3 마이크로프로세서 구조 1) 마이크로 프로세서의 구조_1 Addressing Bus interface Unit (AU)
CPU란 Central Processing Unit의 약자로, 중앙 처리 장치라고 하는데, 컴퓨터의 제어와 데이터 처리를 하는 장치를 말하고, 기능상으로는 컴퓨터에서 두뇌 역할을 하는 장치이다. 대부분의 마이크로 프로세서는 다음과 같은 구조를 가지고 있으며 크게 4부분으로 나눈다(Intel 8088기준). Addressing Unit (AU) Bus interface Unit (BU) Prefetch Queue Execution Unit( EU) ALU Register Control Unit (CU) Instruction Unit (IU) Slide 3 (of 19)

4 마이크로프로세서 구조 1) 마이크로 프로세서의 구조 _2 (1) 실행 유니트(Eu : Execution Unit)
실행 유니트는 마이크로프로세서의 명령어를 수행하는 장치이다. ALU(Arithmetic Logic Unit)와 제어 유니트(CU:ControlUnit), 레지스터들로 구성된다. ALU에서는 연산을 수행한 후 중간 결과를 레지스터에 보관한다. (2) 명령어 유니트(IU : Instruction Unit) 명령어 유니트(Instruction Unit)은 메모리에서 가져온 명령어를 해석하여 실행 유니트에서 수행할 수 있도록 제어하는 장치이다. (3) 어드레싱 유니트(AU : Addressing Unit) 어드레싱 유니트은 CPU가 메모리나 입출력 장치에서 데이터를 읽거나 쓸 때, 메모리나 입출력 어드레스를 만들어 주는 장치이다. (4) 버스 인터페이스 유니트(BU : Bus Interface Unit) 버스 인터페이스 유니트는 어드레스, 데이터, 컨트롤 버스를 통해서 마이크로 프로세서 외부장치들과 상호 연결시켜 주는 장치이다. Slide 4 (of 19)

5 마이크로프로세서 구조 2) CPU의 명령어의 구성 방식에 따른 구분_1
CPU는 명령어의 구성 방식에 따라서 CISC와 RISC 방식으로 구분할 수 있다. (1) CISC (Complex Instruction Set Computer) 방식의 마이크로 프로세서 ◇ 가변길이 명령어를 사용한다 (1byte~8byte) ◇ 프로그램 내장방식으로 설계되어있다. ◇ 명령어가 복잡하고 개수가 많다. ◇ 명령어 해석기가 마이크로프로그램으로 구성되어 있다 , 명령어의 길이가 1바이트에서 8바이트까지 가변적으로 구성되어 있다. 명령어가 가변적이고 복잡하므로 CISC 방식이라고 하는 것이다 1byte 명령어 2byte 명령어 3byte 명령어 4byte 명령어 Op_code Op_code Operand Op_code (명령어) Operand (실행자) Op_code Operand Operand Op_code Op_code Operand Operand Slide 5 (of 19)

6 마이크로프로세서 구조 2) CPU의 명령어의 구성 방식에 따른 구분_2 Control Unit ALU Register
동일한 memory에 명령어와 데이터를 동시에 기억시킨 후 실행하는 방식 CISC 방식은 32비트 프로세서인 80386까지도 아무런 문제없이 적용된 기술이므로 완벽한 하위 호환성을 유지할 수 있었다. 그러나, 80486이 등장하면서 단순히 CPU의 클럭(clock, 동작 속도)을 높이는 방식으로 성능 향상을 기대할 수 없으므로 CISC 방식의 문제점이 드러나기 시작했다. 클럭에는 한계가 있기 때문이다. 그래서, 한번에 여러 개의 명령어를 동시에 수행할 수 있는 기술이 필요하게 되었다 부터는 일부 RISC 방식을 도입하기 시작하게 된다. Control Unit ALU Register Execution Unit(EU) Micro code ROM Decoding unit Queue Instruction Unit (IU) Microprogram으로 구성 CISC방식의 마이크로프로세서의 IU 에서 명령어 해석기가 마이크로프로그램(microprogram)으로 설계되어 있다. 따라서 실행 속도가 RISC에 비해 느리다. Slide 6 (of 19)

7 마이크로프로세서 구조 2) CPU의 명령어의 구성 방식에 따른 구분_3
(2) RISC(Reduced Instruction Set Computer) ◇ 명령어가 고정된 고정길이 명령어 사용 ◇ 일반적으로 하버드 구조로 구성되어 있다. ◇ 명령어 개수가 적다. ◇ 속도가 빠르다. 명령어의 단일 사이클 실행 ◇ 명령어 해석기가 하드와이어(hardwire)로 구성되어 있다 RISC CPU는 고정된 길이의 명령어를 사용하고 명령어의 종류가 미리 정해져 있으므로 해석 속도가 빠르고 여러 개의 명령어를 처리하기에 적합하다는 장점이 있다 2byte 명령어 Op_code Operand 16bit Sun’s Sparc, MIPS R10000, HP PA-Risc, IBM PowerPC, ARM’s ARM 펜티엄부터 RISC86이라는 기법이 사용되었다 Slide 7 (of 19)

8 마이크로프로세서 구조 2) CPU의 명령어의 구성 방식에 따른 구분_3 Instruction Unit (IU)
1970년대에 등장한 RISC 방식은 최신 프로세서의 핵심 기술로, CPU에서 수행하는 모든 동작의 대부분이 몇 개의 명령어만으로 가능하다. RISC방식의 마이크로프로세서의 IU 에서 명령어 해석기는 Hard wire로 설계되어 있다. 따라서 실행 속도가 CISC에 비해 매우 빠르다.. Instruction Unit (IU) Execution Unit(EU) Bus interface Control Unit ALU Pre fetch Queue Register Hardwire로 구성 (단점) 처리 비트 단위가 변하거나 CPU의 구조가 조금만 바뀌어도 하위 프로세서와의 호환성이 떨어진다. Slide 8 (of 19)

9 마이크로프로세서 구조 3) CPU의 설계 방식 따른 구분_1 CPU
하드웨어적으로 컴퓨터의 설계방식에 따라 프로그램 내장방식의 구조와 하버드 구조로 나누어 진다. (1) 프로그램 내장방식 구조(Stored program architecture) 프로그램 내장방식의 구조는 그림과 같이 메모리에 명령어(Op_code)와 실행자(Operand)를 순차적으로 저장 한 다음 순서대로 프로그램을 실행하는 구조를 말한다. memory Address 0000 0001 0002 0003 0004 0005 0006 0007 0008 Op_code_1 Operand Op_code_2 Op_code_3 Op_code_4 CPU Slide 9 (of 19)

10 마이크로프로세서 구조 3) CPU의 설계 방식 따른 구분_2 CPU (2) 하버드 구조(Harvard architecture)
하버드 구조의 컴퓨터들은 그림과 같이 명령어들을 저장하는 프로그램 메모리와 데이터를 저장하는 데이터 메모리를 나누어서 서로 다른 영역에 위치하게 하고, 프로그램을 수행할 때에 Op_code_1이 실행될 때에 데이터 메모리에 저장된 Operand_1을 읽어와서 실행하는 구조로 되어 있다. Program memory Address 0000 0001 0002 0003 0004 Op_code_1 Op_code_2 Op_code_3 Op_code_4 CPU Address 0000 0001 0002 0003 0004 Data memory Operand_1 Operand_2 Operand_3 Operand_4 Slide 10 (of 19)

11 Microprocessor or MPU(Microprocessor Unit)
마이크로프로세서 구조 4) Micro-computer 구성_1 마이크로 컴퓨터는 마이크로프로세서(CPU or MPU)를 사용하여 구성된 컴퓨터를 말한다. 그림에서 마이크로 컴퓨터의 구성은 마이크로프로세서와 입출력 장치, 메모리들로 구성되어있음을 볼 수 있다. MICRO-COMPUTER CPU(Central Processor Unit) I/O Memory Control Arithmetic Microprocessor or MPU(Microprocessor Unit) Slide 11 (of 19)

12 마이크로프로세서 구조 4) Micro-computer 구성_2
아래 그림은 간단한 마이크로프로세서(CPU or MPU)를 보여주고 있다. 구조상으로 보면 크게 두 개 장치인 연산장치(ALU)와 제어장치(Control Unit)로 구성되어 있으며 그외에 프로그램카운터(PC), 메모리 주소 레지스터(MAR), 명령어 레지스터(IR), 누산기(Acc) 등의 장치들이 내부 버스 선에 의해 연결되어 있다. Slide 12 (of 19)

13 BUS STRUCTURE 1) 버스 시스템(bus system)
앞 장에서 공부하였던 내용 중에 마이크로 컴퓨터는 마이크로프로세서+입출력장치+기억장치로 구성되어 있다고 설명하였다. 따라서 이 장에서는 먼저 각 장치들간의 신호를 상호 전달해 주는 버스에 대하여 살펴보기로 한다. 그림에서 버스 선은 주소를 지정하는 주소버스선(address bus)과 데이터를 전송하는 데이터버스선(data bus)이 있다. 주소버스선은 CPU에서 출력되어 주변 장치들에게 단 방향으로 신호를 전송하며, 데이터버스 선은 장치들 간에 양방향으로 데이터를 주고 받아야 되기 때문에 양방향 버스선으로 구성되어야 한다 Address Bus(단방향성 bus) Memory CPU Input Output Data Bus(양방향성 bus) Slide 13 (of 19)

14 BUS STRUCTURE 2) Three Bus System
마이크로 컴퓨터의 버스 시스템은 아래와 같이 3가지 버스시스템으로 구성되어 있다. ① Address Bus : 주소를 전송하는 버스선 ② Data Bus : 데이터를 전송하는 버스선 ③ Control Bus : 제어신호들을 전송하는 버스선 CPU Address bus I/O Data bus RAM Control bus ROM Slide 14 (of 19)

15 BUS STRUCTURE 3) 완충기(buffer)_1 Bus : Data 혹은 Signal을 실어 나르는 도로를 말한다.
완충기능 : 전류가 역으로 흐르지 못하게 막아주는 기능 전류증폭 기능 : 전류를 증폭해주는 기능 Data 통로기능 : 데이터를 전송하는 길을 열어주는 기능 버퍼에는 단방향성 버퍼와 양방향성 버퍼로 나누어진다. (1) 단방향성 버퍼(unidirectional buffer) 단방향성 버퍼는 한쪽 방향으로만 데이터를 전송해주는 버퍼로서 아래 그림과 같은 구조를 가지며 표와 같이 선택신호 S가 “0” 이면 출력 B는 고 임피던스(hi_inpedance)상태가 되어 신호가 차단된다. 그리고 S가 “1” 이 되면 입력으로 들어온 A신호를 출력으로 내보내어 전달된다. S(선택신호) B(출력) Hi_impedance 1 A→B(A에서 B로 전달) A B S Slide 15 (of 19)

16 BUS STRUCTURE 3) 완충기(buffer)_2
단방향성 버퍼의 사용 예를 보면 아래 그림과 같이 CPU에서 메모리나 주변장치로 주소를 지정하기 위한 주소 데이터를 전송할 때에 74LS244와 같은 단방향성 버퍼를 이용하여 연결한다. 즉 단방향성 버퍼는 주소버스선에 사용된다. CPU address bus A0-A15 74LS244 uni- direc tional buffer 주변장치 or 메모리 address line Address bus Address bus SL74LS244(Octal 3-State Noninverting Buffer/Line Driver/Line Receiver Slide 16 (of 19)

17 BUS STRUCTURE 3) 완충기(buffer)_3 (2) 양방향성 버퍼(bidirectional buffer)
양방향성 버퍼는 양쪽 방향으로 데이터를 전송해주는 버퍼로서 아래 그림과 같은 구조를 가지며 표와 같이 선택신호 S가 “0” 이면 A 신호가 B로 전달되고 S가 “1” 이면 B 신호가 A로 전달된다. 양방향성 버퍼는 이런 이유로 데이터 버스선에 사용된다. B S A S(선택신호) B(출력) A→B(A에서 B로 전달) 1 B→A(B에서 A로 전달) Slide 17 (of 19)

18 ⊙ 74LS245 Octal 3-state Bus Transceivers with Schumitt
BUS STRUCTURE 3) 완충기(buffer)_4 아래 그림은 CPU와 메모리나 주변장치 간에 데이터를 주고 받기 위하여 양방향성 버스를 연결한 것이다. 양방향성 버퍼는 74LS245와 같이 양방향으로 데이터를 전달한다. CPU data bus D0-D15 74LS245 bi- direc tional buffer 주변장치 or 메모리 Data bus line Data bus ⊙ 74LS245 Octal 3-state Bus Transceivers with Schumitt Slide 18 (of 19)

19 BUS STRUCTURE 3) 완충기(buffer)_5 여기서 3가지 버스 시스템을 요약해 보면 다음과 같다.
① Address Bus : Address를 실어 나르는 버스선 CPU에서 밖으로만 전달한다. Unidirectional Bus Buffer(A0 - A15) ② Data Bus : Data 를 실어 나르는 버스선 CPU와 Memory, I/O device간에 Data를 양방향으로 상호 전달하는 버스선 Biderectional Bus Buffer(D0 - D7) ③ Control Bus (Hardware Action) /MEMR : CPU ← memory /MEMW : CPU → memory /IOR : CPU ← I/O /IOW : CPU → I/O /INT control signal /DMA control signal Manipulate internal register by the CPU Slide 19 (of 19)