제2장 부울대수와 논리 게이트 내용 2.1 논리신호 2.2 기본 논리함수 : NOT 게이트(INV 게이트)/ AND 게이트/ OR 게이트 2.3 부울대수 : 부울대수의 정의와 사용 / 부울대수의 기본법칙/ 쌍대성/ 드모르강 정리 2.4 만능 게이트 : NAND.

Presentation on theme: "제2장 부울대수와 논리 게이트 내용 2.1 논리신호 2.2 기본 논리함수 : NOT 게이트(INV 게이트)/ AND 게이트/ OR 게이트 2.3 부울대수 : 부울대수의 정의와 사용 / 부울대수의 기본법칙/ 쌍대성/ 드모르강 정리 2.4 만능 게이트 : NAND."— Presentation transcript:

1 제2장 부울대수와 논리 게이트 내용 2.1 논리신호 2.2 기본 논리함수 : NOT 게이트(INV 게이트)/ AND 게이트/ OR 게이트 2.3 부울대수 : 부울대수의 정의와 사용 / 부울대수의 기본법칙/ 쌍대성/ 드모르강 정리 2.4 만능 게이트 : NAND 게이트/ NOR 게이트 2.5 기타 게이트 : XOR 게이트/ XNOR 게이트/ 버퍼 게이트(Buffer 게이트) 2.6 부울식의 구현 : 곱의합(SOP) 식/ 합의곱(POS) 식/ CSOP와 CPOS 관계/ 대체 구현/ 다단계 구현 2.7 게이트 회로 설계 : TTL IC/ MOS IC

2 제2장 부울대수와 논리 게이트 2.1 논리 신호 논리 신호 범위 논리신호의 입력과 출력 디지털 설계

3 제2장 부울대수와 논리 게이트 2.1 논리 신호 정논리(positive logic)와 부논리(negative logic)
디지털 설계

4 제2장 부울대수와 논리 게이트 2.2 기본 논리함수 기본 논리함수 : NOT, AND, OR
게이트(gate) : NOT, AND, OR 그리고 다른 논리함수들을 구현. 하나 또는 그 이상의 신호를 입력으로 받아들여서 논리함수에 따르는 논리출력을 내보내는 회로. (1) 논리 기호(logic symbol) 디지털 설계

5 제2장 부울대수와 논리 게이트 2.2 기본 논리함수 (2) 진리표 (3) 부울식
- 논리 게이트의 기능을 함수식의 형태로 나타냄 : f =ABC - 부울함수, 부울함수식, 부울대수식, 논리함수(logic function) 또는 논리식 등 으로 부름 (4) 타이밍도 디지털 설계

6 제2장 부울대수와 논리 게이트 2.2 기본 논리함수 2.2.1 NOT 게이트 디지털 설계

7 제2장 부울대수와 논리 게이트 2.2.2 AND 게이트 디지털 설계

8 제2장 부울대수와 논리 게이트 2.2.3 OR 게이트 디지털 설계

9 제2장 부울대수와 논리 게이트 2.3 부울대수(Boolean algebra)
-부울(George Boole)은 1849년 논리적인 사고와 추론에 관계되는 공정의 수학적 서술 기법을 발표 -이 기법과 개선된 내용들을 부울대수(Boolean algebra)라고 함. -실제로 부울대수의 공학적인 적용은 1930년대 후반 샤논(Claude Shannon)에 의해서 이루어짐. -샤논은 스위칭 회로를 부울대수로 사용하므로써 논리회로를 설명 디지털 설계

10 제2장 부울대수와 논리 게이트 2.3 부울대수(Boolean algebra) 2.3.1 부울대수의 공리 공리 부울정리
디지털 설계

11 제2장 부울대수와 논리 게이트 2.3 부울대수(Boolean algebra) 부울정리의 증명 부울정리(변수 확장)
2.3.1 부울대수의 공리 부울정리의 증명 부울정리(변수 확장) 디지털 설계

12 제2장 부울대수와 논리 게이트 2.3 부울대수(Boolean algebra) 2.3.2 부울대수 사용
(1) AND 게이트에서 사용하지 않는 입력 (2) OR 게이트에서 사용하지 않는 입력 디지털 설계

13 제2장 부울대수와 논리 게이트 2.3 부울대수(Boolean algebra) 2.3.2 부울대수 사용 (3) 게이트 결함
디지털 설계

14 제2장 부울대수와 논리 게이트 2.3 부울대수(Boolean algebra) 2.3.2 부울대수 사용 (3) 게이트 결함
디지털 설계

15 제2장 부울대수와 논리 게이트 2.3 부울대수(Boolean algebra) 2.3.3 부울법칙
교환법칙(Communicative law) A + B = B + A A·B = B·A 결합법칙(Associative law) A+B+C = (A+B)+C = A+(B+C) ABC = (AB)C = A(BC) 디지털 설계

16 제2장 부울대수와 논리 게이트 2.3 부울대수(Boolean algebra) 2.3.3 부울법칙
분배법칙(Distributive law) A·(B+C) = A·B + A·C A+(B·C) = (A+B) ·(A+C) 주의 : 일반적인 산술연산에서는 A+(B·C)  (A+B)·(A+C) 디지털 설계

17 제2장 부울대수와 논리 게이트 2.3 부울대수(Boolean algebra) 2.3.3 부울법칙 : 기본 법칙의 응용
결합법칙을 이용한 부울식 f=ABCD 디지털 설계

18 제2장 부울대수와 논리 게이트 2.3 부울대수(Boolean algebra)
2.3.3 부울대수의 기본법칙 : 기본 법칙의 응용 분배법칙을 이용한 부울식 f=AB+CD 디지털 설계

19 제2장 부울대수와 논리 게이트 2.3 부울대수(Boolean algebra) 2.3.4 쌍대성(Duality)
f=A+BC’의 정논리와 부논리 표현 디지털 설계

20 제2장 부울대수와 논리 게이트 2.3 부울대수(Boolean algebra) 2.3.4 쌍대성(Duality)
부울대수에서 정논리로 표현된 것을 부논리로 표현하는 것이 가능한 성질 쌍대함수 디지털 설계

21 제2장 부울대수와 논리 게이트 2.3 부울대수(Boolean algebra) 2.3.4 쌍대성(Duality) 쌍대함수
디지털 설계

22 제2장 부울대수와 논리 게이트 2.3 부울대수(Boolean algebra) 2.3.4 쌍대성(Duality)
쌍대성 원리(dual principle) 디지털 설계

23 제2장 부울대수와 논리 게이트 2.3 부울대수(Boolean algebra)
2.3.5 드모르강 정리(DeMorgan’s theorem) 2변수와 3변수 드모르강의 정리 드모르강 정리의 증명 일반적인 형태의 드모르강 정리 디지털 설계

24 제2장 부울대수와 논리 게이트 2.3 부울대수(Boolean algebra)
2.3.5 드모르강 정리(DeMorgan’s theorem) 2변수와 3변수 드모르강의 정리 일반적인 형태의 드모르강 정리 디지털 설계

25 제2장 부울대수와 논리 게이트 2.4 만능 게이트 2.4.1 NAND 게이트 논리기호 진리표 부울식 타이밍도 디지털 설계

26 제2장 부울대수와 논리 게이트 2.4 만능 게이트 2.4.1 NAND 게이트 (1) 기본 게이트 표현 디지털 설계

27 제2장 부울대수와 논리 게이트 2.4 만능 게이트 2.4.1 NAND 게이트 (1) 기본 게이트 표현 논리회로 구현
디지털 설계

28 제2장 부울대수와 논리 게이트 2.4 만능 게이트 2.4.1 NAND 게이트 (2) 대체 표현 디지털 설계

29 제2장 부울대수와 논리 게이트 2.4 만능 게이트 2.4.2 NOR 게이트 논리기호 진리표 부울식 타이밍도 디지털 설계

30 제2장 부울대수와 논리 게이트 2.4 만능 게이트 2.4.2 NOR 게이트 (1) 기본 게이트 표현 디지털 설계

31 제2장 부울대수와 논리 게이트 2.4 만능 게이트 2.4.2 NOR 게이트 (1) 기본 게이트 표현 (2) 대체 표현
논리회로 구현 (2) 대체 표현 디지털 설계

32 제2장 부울대수와 논리 게이트 (1) 왜 만능 게이트인가?
①NAND 게이트 2개로 AND 게이트를 구성하고, NAND 게이트 3개로 OR 게이트를 만드는 것은 자원의 낭비 ② IC 개념에서 접근해보면 경제적이다. 디지털 설계

33 제2장 부울대수와 논리 게이트 (1) 왜 만능 게이트인가?
①NAND 게이트 2개로 AND 게이트를 구성하고, NAND 게이트 3개로 OR 게이트를 만드는 것은 자원의 낭비 ② IC 개념에서 접근해보면 경제적이다. 디지털 설계

34 제2장 부울대수와 논리 게이트 (1) 왜 만능 게이트인가? [예] 아래 회로도를 IC로 구성해보면~ 디지털 설계

35 제2장 부울대수와 논리 게이트 ▶AND, OR, Not 게이트 IC 3개 필요 디지털 설계

36 제2장 부울대수와 논리 게이트 ▶NAND 게이트로 구성 시 디지털 설계

37 제2장 부울대수와 논리 게이트 ▶NOR 게이트로 구성 시 디지털 설계

38 제2장 부울대수와 논리 게이트 ▶NOR 게이트로 구성 시 디지털 설계

39 제2장 부울대수와 논리 게이트 2.4 만능 게이트 2.4.3 만능게이트 사용이유
(3) NOR 게이트와 NAND 게이트의 상대성 디지털 설계

40 제2장 부울대수와 논리 게이트 2.5 기타 게이트 2.5.1 XOR 게이트 논리기호, 진리표, 부울식 그리고 타이밍도
디지털 설계

41 제2장 부울대수와 논리 게이트 2.5 기타 게이트 2.5.1 XOR 게이트 기본 연산 디지털 설계

42 제2장 부울대수와 논리 게이트 2.5 기타 게이트 2.5.1 XOR 게이트 기본 게이트로 XOR 회로 구현 디지털 설계

43 제2장 부울대수와 논리 게이트 2.5 기타 게이트 2.5.2 XNOR 게이트 논리기호, 진리표, 부울식, 타이밍도 디지털 설계

44 제2장 부울대수와 논리 게이트 2.5 기타 게이트 2.5.2 XNOR 게이트 회로 구현 디지털 설계

45 제2장 부울대수와 논리 게이트 2.5 기타 게이트 2.5.3 버퍼(Buffer) 게이트 논리기호, 진리표, 부울식, 타이밍도
디지털 설계

46 제2장 부울대수와 논리 게이트 2.5 기타 게이트 2.5.4 교환적인 함수 두개의 2진변수로 가능한 16가지 부울식
디지털 설계

47 제2장 부울대수와 논리 게이트 2.6 부울식의 구현 부울식은 표준형(standard form)으로 보통 표현
곱항(product term) : AND 연산자로 결합된 변수로 구성되어 있는 항 XY a'bc' 합항(product term) : OR 연산자로 결합된 변수로 구성되어 있는 항 X+Y a’+b+c' 디지털 설계

48 제2장 부울대수와 논리 게이트 2.6 부울식의 구현 2.6.1 곱의합(Sum of Product, SOP) 식
OR 연산자에 의해서 연결된 곱항으로 표현된 식 SOP 식 f(A, B, C) = AB’ + A’BC’ + AC 디지털 설계

49 제2장 부울대수와 논리 게이트 2.6 부울식의 구현 2.6.1 곱의합(Sum of Product, SOP) 식
(1) SOP의 표준식(canonical SOP, CSOP) 곱항에 사용되는 모든 변수를 포함하는 식 f(A, B, C) = A’B’C’ + A’BC’ + A’BC + AB’C 최소항(minterm) : CSOP 식의 곱항 f(A, B, C) = P0 + P2 + P3 + P5 =(0,2,3,5) 디지털 설계

50 제2장 부울대수와 논리 게이트 2.6 부울식의 구현 2.6.1 곱의합(Sum of Product, SOP) 식
(2) 진리표 기술 CSOP 식 f(A, B, C) = A’B’C’ + A’BC’ + A’BC = P0 + P2 + P3 =(0,2,3) f’(A, B, C) = P1 + P4 + P5 + P6+ P7 =(1,4,5,6,7) 디지털 설계

51 제2장 부울대수와 논리 게이트 2.6 부울식의 구현 2.6.1 곱의합(Sum of Product, SOP) 식
(3) 표준형 변환 비표준곱의 합(noncanonical SOP, NSOP) 식 곱항이 모든 입력 변수들을 포함하지 않는 SOP식 표준형 변환 : NSOP식을 CSOP식으로 변환 변환 예 디지털 설계

52 제2장 부울대수와 논리 게이트 2.6 부울식의 구현 2.6.2 합의곱(Product of Sum, POS) 식
AND 연산자에 의해서 연결된 합항으로 표현된 식 비표준식(noncanonical POS, NPOS) : 합항에 사용되는 모든 변수를 포함하지 않은 식 f(A, B, C) = (A+B’)( A’+B+C’)( A+C) 디지털 설계

53 제2장 부울대수와 논리 게이트 2.6 부울식의 구현 2.6.2 합의곱(Product of Sum, POS) 식
표준식(canonical POS, CPOS) :합항에 사용되는 모든 변수를 포함하는 식 f(A, B, C) = (A’+B’+C’)( A’+B+C’)( A’+B+C)( A+B+C) 최대항(maxterm) : CPOS 식의 합항 f(A, B, C) = S7 S5 S 4 S0 =(0,4,5,7) 디지털 설계

54 제2장 부울대수와 논리 게이트 2.6 부울식의 구현 2.6.2 합의곱(Product of Sum, POS) 식
(1) 표준형 사이의 변환 NPOS식의 CPOS식으로의 변환 디지털 설계

55 제2장 부울대수와 논리 게이트 2.6 부울식의 구현 2.6.3 CSOP와 CPOS 사이의 변환
최소항과 최대항은 변수간에 보수 관계가 있다 따라서 최소항의 보수는 최대항과 보수관계가 성립. 그 역도 성립 CPOS와 CPOS는 서로 변환이 가능하다. f(A, B, C) =(0,2,3,5) =(1,4,6,7) 디지털 설계

56 제2장 부울대수와 논리 게이트 2.6 부울식의 구현 2.6.4 대체 구현 (1) 곱의합 식 AND-OR 회로 구현
NAND-NAND 회로 구현 디지털 설계

57 제2장 부울대수와 논리 게이트 2.6 부울식의 구현 2.6.4 대체 구현 (1) 곱의합 식
대체 기호 사용한 NAND-NAND 회로 구현 디지털 설계

58 제2장 부울대수와 논리 게이트 2.6 부울식의 구현 2.6.4 대체 구현 (2) 합의곱 식 OR-AND 회로 구현
NOR-NOR 회로 구현 디지털 설계

59 제2장 부울대수와 논리 게이트 2.6 부울식의 구현 2.6.4 대체 구현 (2) 합의곱 식
대체 기호 사용한 NOR-NOR 회로 구현 디지털 설계

60 제2장 부울대수와 논리 게이트 2.6 부울식의 구현 2.6.4 대체 구현 (3) XOR 게이트의 또 다른 회로 표현
NAND-NAND 회로 구현 디지털 설계

61 제2장 부울대수와 논리 게이트 2.6 부울식의 구현 2.6.5 다단계 구현 보기 부울식 디지털 설계

62 제2장 부울대수와 논리 게이트 2.7 게이트 회로 설계 2.7.1 TTL IC 디지털 설계

63 제2장 부울대수와 논리 게이트 2.7 게이트 회로 설계 2.7.1 TTL IC 디지털 설계

64 제2장 부울대수와 논리 게이트 2.7 게이트 회로 설계 2.7.2 MOS IC (1) MOS 트랜지스터 스위치
디지털 설계

65 제2장 부울대수와 논리 게이트 2.7 게이트 회로 설계 2.7.2 MOS IC (2) CMOS 회로 : 인버터 디지털 설계

66 제2장 부울대수와 논리 게이트 2.7 게이트 회로 설계 2.7.2 MOS IC (2) CMOS 회로 : NAND 게이트 회로
디지털 설계

67 제2장 부울대수와 논리 게이트 2.7 게이트 회로 설계 2.7.2 MOS IC (2) CMOS 회로 : NOR 게이트 회로
디지털 설계

68 제2장 부울대수와 논리 게이트 2.7 게이트 회로 설계 2.7.2 MOS IC (2) CMOS 회로 : AND 게이트 회로
디지털 설계

69 제2장 부울대수와 논리 게이트 2.7 게이트 회로 설계 2.7.2 MOS IC (2) CMOS 회로 : OR 게이트 회로
디지털 설계

70 제2장 부울대수와 논리 게이트 2.7 게이트 회로 설계 2.7.2 MOS IC (3) 임의 부울식 디지털 설계