메모리 소자와 메모리 시스템.

Presentation on theme: "메모리 소자와 메모리 시스템."— Presentation transcript:

1 메모리 소자와 메모리 시스템

2 단원목차 1. 기본 메모리 개념 2. RAM 3. ROM 4. 순차 메모리: FIFO, LIFO 5. DRAM 모듈
6. 메모리 시스템

3 메모리 메모리는 마이크로프로세서 시스템에서 데이터나 명령어를 저장하기 위해 사용된다. 저장된 데이터는 비트 어레이로 배열된다.
비트들은 주소에 의해 지정된 위치에 저장된다. RAM(Random Access 혹은 Read/Write Memory): 불규칙한 순서로 데이터를 쓰고, 읽고 할 수 있는 메모리. ROM(Read Only Memory): 단지 불규칙한 순서로 데이터를 읽을 수 있는 메모리. 순차 메모리: 데이터를 쓰고, 읽을 수 있으나, 단지 순차적인 순서에 따라서만 이루질 수 있다.

4 메모리 레지스터 가장 단순한 메모리요소는 D형 플립플롭이나 래치이다. Octal latch는 바이트 단위의 데이터를 저장한다.
WRITEn(EN)이 low로 되고 다시 high로 되면, DATA_IN 상의 데이터는 레지스터내로 래치된다. READ가 1로 세트되면, 래치 데이터 출력은 DATA_OUT으로 활성화 된다. Read = 0일 때, DATA_OUT 선은 ‘tri-stated’가 된다.

5 메모리 용량 메모리 크기는 주소와 데이터 크기에 의해 규정된다(4(addresses)X 8(data)).
4X8 메모리 블록은 32 Bits 또는 4 Bytes를 저장한다(1 Byte = 8 Bits). 커다란 메모리 소자는 K(Kilobits = 1024 Bits), M(Mega = Bits), 또는 G(Giga = )단위를 사용한다.

6 Address 선 1K X 8 (8 kilobits)의 메모리 소자는 소자의 모든 위치( 210 = 1024 = 1K)를 엑세스하기 위해서는 10개의 어드레스 선이 요구된다.

7 메모리 제어 선 /E(or /CE or /CS) /W(or /WE or R_/W) /G(or /OE)

8 SRAM 메모리 셀 High speed Low density High density High power consumption

9 SRAM 메모리 셀 Advanced technology 적용으로 - High speed High density
Low power (no stand-by current)

10 SRAM 어레이 설계 A[9:0] A[18:10]

11 DRAM 셀 기본 셀은 MOS Capacitor와 Pass Transistor
콘덴서의 전하는 “누설(leak)’’되기 때문에 매 8 ~ 64mS 단위(메모리 용량에 의존함)로 리프레쉬가 필요하다. 리프레쉬를 위해 복잡한 Read/Write 사이클이 필요하다. 메모리 셀은 SRAM 소자보다 적은 컴포넌트를 가진다. 이는 SRAM보다 높은 집적도를 구현할 수 있다.

12 DRAM 어레이 DRAMs은 칩의 핀 수를 줄이기 위해 행과 열 어드레스 입력을 멀티플렉스 한다. (그림13.14)
멀티플렉스된 행과 열 어드레스 입력은 개별적인 행, 열 디코더에 보내기 위해 디멀티플렉스 되어야 한다 . RAS(Row Address Strobe), CAS(Column Address Strobe)신호가 어드레스를 래치 시키기 위해 사용된다.

13 ROM ROM은 비휘발성 메모리로, BIOS와 같은 펌웨어를 저장한다.
MPU의 “부트스트랩(Bootstrap)”프로그램과 같이 바뀌지 않는 task를 수행하는 데이터를 저장한다 저장된 논리 값 ‘1’은 오픈상태(floating)로 연결된다. 행과 열 선택선은 Sense Amplifier를 통해 데이터를 읽기 위해 사용된다.

14 EPROM The FAMOS FET is a Floating gate Avalanche MOSFET Gate.
셀이 고에너지 펄스(12 V to 25V)로 프로그램 되면, 로직 ‘0’을 위해 드레시홀드를 높인다. 실제 프로그래밍 과정은 셀에 로직 ‘0’을 써넣는 과정이고, 프로그램 되지 않는 셀은 로직 ‘1’이 된다. 소거과정은 20~45분 정도의 자외선(UV) 조사에 의해 행해진다.

15 EEPROM Electrically Erasable Programmable ROM: 재프로그램 될 수 있고, 자외선이 아닌 전기적으로 소거할 수 있는 ROM의 형태(byte-by-byte) FAMOS 셀을 갖는 EPROM 과 유사하다. FAMOS FET는 VPP에 전압펄스를 인가함으로 프로그램 된다. 여기서 FAMOS FET는 전기적으로 전자들을 부유 게이트로부터 내보기 위해 얇은 산화막(thin oxide layer)을 가진다. EEPROM는 DRAM(SRAM)보다 느린 엑세스 시간을 가진다. SRAM과 DRAM보다 용량이 적다. EEPROM는 쓰기/읽기 사이클이 일정한 값으로 제한된다(~100K). 카 오디오의 응용 등

16 플레시(Flash) 메모리 Flash ROM: 한번에 바이트 단위 대신 섹터단위로 프로그램 하거나 소거할 수 있는 비휘발성 메모리. Sector: 플레시 메모리의 가장 단위를 구성하는 세그먼트로, 한번에 지우거나 프로그램할 수 있는 단위. Boot 블록: 주요한 펌웨어를 저장하기 위해 예비된 플레시메모리의 섹터. Top Boot 블록: 최상위 주소에 위치하는 부트 블록 섹터. Bottom Boot 블록: 최하위 주소에 위치하는 부트 블록 섹터. Flash ROM은 표준 EEPROM보다 용량이 크다. Flash ROM의 한 섹터는 부트블록으로 불리는 PC펌웨어를 저장하기 위해 예비된다. 모든 섹터는 동일한 크기가 아니다.

17 순차 메모리 First In First Out(FIFO): 저장된 순대대로 읽혀지는 순차 메모리(Queue).
Last In First Out(LIFO): 마지막으로 저장된 데이터가 가장 먼저 읽혀지는 순차 메모리(Stack).

18 DRAM 모듈 대부분의 DRAM 소자는 x 4, x 8 이다. 그러나 MPU 버스는 x 32 혹은 x 64이다.
DRAM 소자들은 버스크기를 늘이기 위해 DRAM 모듈로 조합된다.(SIMM 또는 DIMM 모듈). 그림 13.22는 4- 64M X 8 DRAM Ics로 구성된 64M X 32 메모리 모듈을 보여준다. 모든 64M X 8 DRAM 소자를 위해 공통의 칩선택 신호와 64MB를 위한 13-Bit Multiplexed Address(A0 - A13)가 사용된다.

19 SIMM

20 메모리 시스템 어드레스 공간: 메모리 시스템에서 연속하는 주소 블록
메모리 맵: 메모리 시스템의 총 주소공간을 보여주는 다이어그램 어드레스 디코더: 대규모 메모리 시스템에서 어드레스 버스에 의해 특정한 메모리 소자를 선택하는 데 사용되는 디지털 조합회로. 처음 SRAM(32K X 8)은 주소가 FFF. 다음 SRAM (32KX8)은 8000 – FFFF 영역이 된다.

21 공통 8-비트 데이터 버스를 갖는 다중 메모리 시스템

22 64K Memory System