Chapter 13 기타 연산 증폭기회로.

Presentation on theme: "Chapter 13 기타 연산 증폭기회로."— Presentation transcript:

1 Chapter 13 기타 연산 증폭기회로

2 13-1. 비교기 영 전위 검출 비교기 – 하나의 전압을 다른 전압과 비교하는 회로 영 전위 검출
비교기 비교기 – 하나의 전압을 다른 전압과 비교하는 회로 영 전위 검출 - 두 개 입력 전압의 관계가 크거나 작을 때 두 상태중 하나가 출력 - 입력 전압이 어느 일정 레벨을 넘는 것을 감지할 때 사용 (영 전위 검출기) 영 전위 검출 Fig 13-1a&b zero-level config. and signals 영 전위 검출기

3 영이 아닌 전위 검출기 - 영 전위 검출기에 고정된 기준전압을 반전 입력에 연결하면 정(+)과 부(-)의 전압을 검출
Fig. 13-2c&d zener ref. w/waveforms 영이 아닌 전위 검출기

4 비교기에서 입력 잡음의 영향 - 잡음에 의해 출력 상태를 전환시키는 원인 비교기 회로에서 잡음의 영향
Fig 13-6a&b op-amp w/noise signals 비교기 회로에서 잡음의 영향

5 히스테리시스 잡음의 영향 줄이기 - 비교기의 잡음에 의한 영향을 줄이기 위해 히스테리시스라는 정귀환 사용
- 히스테리시스 : 입력전압이 높은 값에서 낮은 값으로 변할 때보다 낮은 값에서 높은 값으로 변할 때 기준 레벨이 더 높아지는 현상 - 슈미트 트리거 : 히스테리시스를 갖는 비교기 - 히스테리시스 전압 : Fig 13-6a&b op-amp w/noise signals 히스테리시스를 위해 정귀환을 갖는 비교기

6 히스테리시스를 갖는 비교기의 동작 (a) 입력이 UTP를 지나는 순간 출력은 최대 정(+)의
전압에서 최대 부(-)의 전압으로 전환 (b) 입력이 LTP를 지나는 순간 출력은 최대 부(-)의 전압에서 최대 정(+)의 전압으로 전환 (c) UTP나 LTP에 도달하면 한 번만 트리거 입력신호에 포함된 잡음의 영향을 무시 가능 히스테리시스를 갖는 비교기의 동작

7 출력 제한 - 제너 다이오드를 사용하여 출력을 제너 전압으로 제한 출력 제한 비교기 이중 제한 비교기 제한 비교기 동작
Fig double-bounded comparator 이중 제한 비교기 제한 비교기 동작

8 비교기 응용 과열 검출 회로 - 임계온도를 감지하기 위한 정밀 과열 감지 회로 과열 검출 회로
Fig double-bounded comparator 과열 검출 회로

9 - 선형 아날로그 시스템이 디지털 시스템에 입력을 공급해야 할 때 필요한 인터페이스
아날로그-디지털(A/D) 변환 - 선형 아날로그 시스템이 디지털 시스템에 입력을 공급해야 할 때 필요한 인터페이스 - 전압분배기에 의해 만들어진 기준 전압과 선형 입력전압을 비교(병렬 비교기)하여 입력이 기준전압을 초과하면 비교기의 출력이 높은 상태로 출력 - 3자리 출력을 위해 2n-1개의 비교기 필요 - 비교기 수의 증가 및 짧은 변환시간 Fig double-bounded comparator 비교기를 이용한 A/D 변환

10 13-2. 가산 증폭기 이득이 1인 가산 증폭기 - 가산 증폭기는 둘 또는 그 이상의 입력의 합이 음(-)의 값으로 출력
가산 증폭기 이득이 1인 가산 증폭기 - 가산 증폭기는 둘 또는 그 이상의 입력의 합이 음(-)의 값으로 출력 (전류의 화살표 방향은 전부 반대) Fig summing amp 두 개의 입력을 갖는 반전 가산 증폭기

11 1보다 큰 이득을 갖는 가산 증폭기 Fig summing amp n 개의 입력을 갖는 가산 증폭기

12 평균 증폭기 입력전압의 평균값 출력 스케일링 가산기 - 입력 저항값을 조절함으로써 가산 증폭기의 각 입력에 다른 가중치를 인가
- 특정입력의 가중치는 입력저항과 Rf의 비로 결정 스케일링 가산기 Fig summing amp

13 - 디지털 신호를 아날로그 신호로 바꾸기 위한 인터페이스
응 용 D/A 변환 - 디지털 신호를 아날로그 신호로 바꾸기 위한 인터페이스 - 스케일링 가산기 - R/2R 래더 D/A 변환기 네 자리 DAC 로 사용된 스케일링 가산기 R/2R 래더 DAC

14 13-3. 적분기와 미분기 연산증폭기 적분기 - 귀환소자는 커패시터이고, 입력저항 R과 함께 RC 회로 구성
적분기와 미분기 연산증폭기 적분기 - 귀환소자는 커패시터이고, 입력저항 R과 함께 RC 회로 구성 - 커패시터 충전 방법 - RC 회로를 갖는 연산증폭기를 적분기로 사용하는 이유는 커패시터의 충전전류를 일정하게 하여 지수 함수적인 전압보다 직선 전압을 만들게 하기 위함. 연산증폭기 적분기 (전류의 화살표 방향은 전부 반대) Fig 13-32 op-amp integrator 적분기에서의 전류

15 일정한 충전 전류에 의해 C 양단에 유기되는 선형 램프전압
- 커패시터 전압 - 출력 전압 - 출력의 변화율 일정한 충전 전류에 의해 C 양단에 유기되는 선형 램프전압 (전류의 화살표 방향은 전부 반대) Fig 13-32 op-amp integrator 일정한 입력전압에 의한 적분기의 램프 출력

16 연산증폭기 미분기 - 적분기에서 커패시터와 저항의 위치만 바꾸어 구성 (전류의 화살표 연산증폭기 미분기 방향은 전부 반대)
Fig 13-36 램프 입력을 갖는 미분기 삼각파 입력에 따른 미분기 출력