디지털논리실습 기본 논리 게이트 부울대수 조합회로.

Presentation on theme: "디지털논리실습 기본 논리 게이트 부울대수 조합회로."— Presentation transcript:

1 디지털논리실습 기본 논리 게이트 부울대수 조합회로

2 기본 논리 게이트

3 논리 게이트 컴퓨터 내부의 전자적 회로는 많은 스위치를 연결한 것과 같음 논리 회로를 구성하는데 사용하는 기본 요소 종류 표현
기본 논리 게이트 OR 게이트 AND 게이트 NOT 게이트 표현 ON(1) OFF(0) 그 밖의 게이트 NOR, NAND XOR, XNOR 버퍼 등 +5V(1) 0V(0)

4 OR 회로 OR 회로의 성질 어느 하나만 1이면 결과가 1이고, 모두 0이면 결과가 0이 되는 것

5 OR 회로 (cont.) 펄스 입력에 대한 OR 동작 A B X

6 AND 회로 AND 회로의 성질 두개의 입력이 모두 1일 때만 1이 나오는 것

7 AND 회로 (cont.) 펄스 입력에 대한 AND 동작 A B X

8 NOT 회로 NOT 회로의 성질 단자에 0이 입력되면 결과는 1이 출력되고 1이 입력되면 0이 출력

9 NOT 회로 (cont.) NOT 회로의 동작 입력 파형 출력 파형 a b x b

10 NAND 회로 NAND 회로의 성질 두개의 입력이 모두 1일 때만 0이 나오는 것

11 NAND 회로 (cont.) 펄스 입력에 대한 NAND 동작

12 NOR 회로 NAND 회로의 성질 두개의 입력이 모두 1일 때만 0이 나오는 것

13 NOR 회로 (cont.) 펄스 입력에 대한 NOR 동작 A B X

14 XOR 회로 XOR회로의 성질 입력단자에서 같은 입력이 주어지면 0이 출력되고, 서로 다른 내용이 입력되면 1이 출력된다.

15 XOR 회로 (cont.) 기본 논리 회로로 구성한 XOR A B X

16 XNOR 회로 XNOR 회로의 성질

17 XNOR 회로 (cont.) 기본 논리회로로 구성한 XNOR A B X

18 부울대수

19 부울 대수의 개념 부울 대수(Boolean algebra)란? 부울 연산자(Boolean operator) 예제
(B, O, R)로 구성되며, B는 { 0, 1 } 의 집합, O는 연산자의 집합, R은 규칙의 집합 부울 연산자(Boolean operator) 보수(complementation) 원소의 머리에 ‘¯ '로 표시 0＝1, 1＝0 부울 합(Boolean sum) ＋(또는 OR)로 표시 1＋1＝1 1＋0＝1 0＋1＝1 0＋0＝0 부울 곱(Boolean product) · (또는 AND)로 표시 1·1＝1 1·0＝0 0·1＝0 0·0＝0 예제

20 부울 함수 부울 변수(Boolean variable) 차수 n의 부울 함수(Boolean function) 부울 함수의 예
집합 B＝ { 0, 1 } 에서 B내의 원소 값만을 취하는 변수 : X 차수 n의 부울 함수(Boolean function) Bn 내의 임의의 n-투플 {(x1, x2, …, xn)|xi∈B, 1≤i≤n }에서 B(T/F)로 사상되는 함수 n개의 변수를 가진 부울 함수 부울 함수의 예 x＝1이고 y＝0일 때만 1 값을 갖고, 다른 x, y 경우에는 모두 0을 갖는 부울 함수 F(x, y)를 진리표로 표시 부울 함수는 부울 변수와 부울 연산자로 구성된 부울식으로 표현 가능 x y F(x, y) 1

21 부울식 부울식 예) 부울 함수 F(x, y, z)＝xy＋ z 의 부울 함수값?
부울 변수 x1, x2, …, xn에 대한 부울식 0, 1, x1, x2, …, xn은 부울식 E1, E2가 부울식이면, E1, (E1·E2), (E1＋E2)도 역시 부울식 예) 부울 함수 F(x, y, z)＝xy＋ z 의 부울 함수값?

22 부울 대수의 항등성

23 논리 게이트 표현 각 게이트마다 입력을 분리하여 표시 입력은 하나만 정의, 분기를 이용해 입력을 공유

24 조합회로

25 조합회로 조합논리회로(Combination Logical Circuit)
현재의 입력 조합에 의해서만 출력이 직접 결정되는 논리 게이트로 구성된 회로 특히 조합논리회로를 1개의 소자로 집적한 것을 조합(논리)게이트라 부름 단일 출력 조합회로와 다중 출력 조합회로로 구분 단일출력 조합회로(NAND, NOR, EX-OR, EX-NOR) 다중출력 조합회로 가산, 감산 등의 연산회로와 데이터 전송 등에 관련된 회로에 이용 반가산기, 전가산기, 디코더, 인코더, 멀티플렉서

26 조합논리회로 설계과정 블록도 설계 기본 원칙

27 반가산기 (Half Adder) 1비트의 두 수를 더하는 논리회로 진리표 불 대수식
S = A • B + A • B = A + B C = A • B A B Carry Sum Ai Bi Si Ci HA Ai Bi Si Ci

28 인코더 (Encoder) 2n 개의 신호를 입력받아 n개의 출력 신호를 얻는 회로(부호기) 출력선의 수만큼 OR게이트로 구성
입력중 1개가 “1”이면 나머지는 “0” 4 x 2 인코더의 진리표 및 블럭도 . . . 2n xn encoder I0 I1 I2 In-1 X0 X1 X2 X2n D0 D1 D2 D3 A B 0 0 0 1 1 0 1 1 2N to N(2N x N) Encoder

29 디코더 (Decoder) n개의 신호를 입력받아 2n개의 출력 신호를 얻는 회로(해독기) 출력선의 수만큼 AND게이트로 구성
출력중 1개가 “1”이면 나머지는 “0” 2 x 4 디코더의 진리표 A B Y0 Y1 Y2 Y3 0 0 0 1 1 0 1 1 I0 I1 I2 In-1 X0 X1 X2 X2n . . . n x 2n decoder N to 2N(N x 2N) Decoder

30 멀티플렉서 (Multiplexer, MUX)
멀티플렉서(multiplex, MUX)는 선택될 데이터 입력 중의 하나를 하나의 출력으로 공급하는 조합논리회로 2n개의 데이터입력(data input)과 이들 입력 중에서 하나를 선택하기 위한 n개의 제어입력(control input) 그리고 1개의 데이터출력(data output)으로 이루어진다

31 멀티플렉서 (Multiplexer, MUX)
2X1 MUX

32 멀티플렉서 (Multiplexer, MUX)
4X1 MUX I0 I1 I2 In-1 I0 I1 I2 I3 E s0 s1 X N x 1 MUX X . . . s0 s sm S0 S1 Y 0 0 0 1 1 0 1 1 I0 I1 I2 I3

33 비교기 (Comparator) 2진 비교기 및 진리표 A B A>B A=B A<B 0 0 0 1 1 0 1 1
0 0 0 1 1 0 1 1 2진 비교기 및 진리표