6장. 기 억 장 치 Lecture #6.

Presentation on theme: "6장. 기 억 장 치 Lecture #6."— Presentation transcript:

1 6장. 기 억 장 치 Lecture #6

2 6.1 개 요 (1) 기억장치(Memory / Storage Unit) 주 기억 장치(main memory)-내부기억장치
컴퓨터에서 처리하려는 프로그램과 그 프로그램의 수행에 필요한 데이터를 저장하거나, 프로세서가 당장 필요로 하지 않는 프로그램과 데이터를 보존하였다가 필요시에 공급할 수 있도록 많은 양의 정보를 기억할 수 있는 장치. 주 기억 장치(main memory)-내부기억장치 중앙 처리 장치와 직접 자료교환. 당장 처리에 필요한 프로그램이나 데이터 저장 용량이 클수록 좋지만 고비용으로 용량의 한계를 가짐 보조 기억 장치(auxiliary memory)-외부기억장치 주기억장치의 용량 부족으로 저장하기 어려운 다량의 자료를 기억하는 장치 현재 수행중이 아닌 프로그램, 데이터를 기억시켜두는 장치 주 기억 장치를 통해서만 자료교환. 가격이 저렴하고 용량은 크나 자료의 전송 속도가 느리다. 컴퓨터 구조론

3 6.1 개 요 (2) 기억장치의 계층 구조(Memory Hierarchy)
가격과 성능이 다른 여러 수준의 기억 장치를 효율적으로 구성하는 기억 장치의 구조. 가격은 최소화하면서 가능한 한 빠른접근 속도와 대용량의 기억 공간을 제공하기 위함 컴퓨터 구조론

4 6.1 개 요 (3) 기억장치의 계층 구조 기억 장치 운영 캐쉬 기억 체제(cache storage system) : 중앙처리장치와 주기억장치의 속도차이를 극복. 하드웨어적으로 구현 가상 기억 체제(virtual storage system) : 보조기억장치의 일부를 주기억장치처럼 확대. 소프트웨어적으로 구현. 중앙처리장치 주기억장치 보조기억장치 캐쉬기억장치 가상기억장치 컴퓨터 구조론

5 6.1 개 요 (4) 액세스 방법에 의한 분류 직접 액세스 메모리(direct access memory)
데이터가 어떤 장소에 들어있든지 순서에 관계없이 직접 원하는 위치로 찾아가서 접근. ROM, RAM, HDD, FDD 직접 액세스 메모리 구조 컴퓨터 구조론 [ 반도에 메모리 구조 ] [ HDD나 FDD 구조 ]

6 6.1 개 요 (5) 액세스 방법에 의한 분류 순차 액세스 메모리(sequential access memory)
데이터 접근 방법이 순차적으로 접근되는 기억장치. FIFO메모리, LIFO메모리, 자기테이프, 자기드럼. FIFO 구조와 LIFO 구조, 자기 테이프 구조 [ FIFO 구조 ] [ LIFO 구조 ] [ 자기 테이프 구조 ] 컴퓨터 구조론

7 6.1 개 요 (6) 기억의 보전성에 의한 분류 파괴메모리(destructive memory)
데이터를 읽어내어 버퍼 레지스터에 전송하고 다시 버퍼 레지스터로부터 써 넣으므로 정보를 유지한다. 자기 코어 비파괴메모리(non-destructive memory) 읽은 후에도 데이터가 그대로 유지되는 메모리. 동적메모리(dynamic memory) DRAM 전원이 공급되고 있는 상태에서 일정주기로 충전을 해 주어야 데이터를 상실하지 않는 메모리. 컴퓨터 구조론

8 6.1 개 요 (7) 기억의 보전성에 의한 분류 정적메모리(static memory)
SRAM 전원만 공급하면 데이터를 상실하지 않는 메모리. 소멸성메모리(volatile memory) RAM 전원이 차단되면 데이터를 상실하는 메모리. 비소멸성메모리(non-volatile memory) ROM 전원이 차단되어도 데이터를 상실하지 않는 메모리. 컴퓨터 구조론

9 6.1 개 요 (8) 대역폭(Bandwidth) 기억 장치의 전송 속도를 측정하는 기준으로 1초 동안에 전송되는 데이터의 비트 수. w : 한번에 전송되는 데이터의 비트 수 tc : 기억장치의 사이클 타임 기억장치의 접근 속도가 0.5㎲이고, 데이터 워드가 32-비트일 경우 BW = 32 / 0.5 ㎲ = 8 MB/s BW= w / tc (bit/sec) 컴퓨터 구조론

10 6.2 주기억장치 (1) 주 기억장치 컴퓨터 내부의 기억장치 CPU가 현재 실행중인 프로그램 명령어나 데이터을 저장
저장된 자료는 주소(address)를 사용하여 접근 자료는 지정된 주소에 바이트(byte)혹은 워드(word) 단위로 저장되어 있다 주 기억장치의 기본적인 구조: 컴퓨터 구조론

11 6.2 주기억장치 (2) 주 기억장치의 구조 RAM의 기본적인 구조 word lines bit lines bit cell
sense amplifier address (4bits) high (2bits) low data (1bit) 컴퓨터 구조론

12 6.2 주기억장치 (3) 주 기억장치의 동작 메모리 읽기 접근 시간(memory read access time)
메모리로부터 CPU로 데이터를 읽어오는 과정. 읽기 동작 순서 CPU에서 주소 버스로 지정할 번지를 MAR로 전송하여 메모리 셀을 지정. CPU에서 CS 신호와 RD(읽기) 신호를 내보낸다. MBR에 전송된 데이터를 CPU를 읽어온다. 컴퓨터 구조론

13 6.2 주기억장치 (4) 주 기억장치의 동작 메모리 쓰기 접근 시간(memory write access time)
CPU로부터 번지를 저장하고 메모리에 데이터를 저장할 때까지 걸리는 시간. 쓰기 동작 순서 CPU에서 주소 버스로 지정할 번지를 MAR로 전송하여 메모리 셀을 지정. CPU에서 CS 신호와 WR(쓰기) 신호를 내보낸다. MBR 내용이 메모리 셀로 저장. 컴퓨터 구조론

14 6.2 주기억장치 (5) 주 기억 장치의 종류 주 기억장치는 전자적이거나 자기적으로 두 개의 안정 상태를 가져야 한다
주 기억장치는 전자적이거나 자기적으로 두 개의 안정 상태를 가져야 한다 주 기억 장치는 다음의 주요 제어 기능을 지원하여야 한다 쓰기(WR : WRite) 기능 : 기억 장치에 자료를 기억시킴. 읽기(RD : ReaD) 기능 : 기억 장치로부터 자료를 읽는 기능 칩 선택(CS : Chip Select) 기능 : 기억 소자 중에 필요한 기억 소자를 선택하는 기능 컴퓨터 구조론

15 6.2 주기억장치 (6) 주 기억 장치의 종류 자기 코어(magnetic core)
기억된 정보를 읽어내면 기억된 내용이 소멸되는 특성을 가짐 전원이 중단되어도 기억된 내용을 계속 보존하는 비휘발성. 크기가 크고 속도가 느려 현재는 사용하지 않음 Negative flux positive flux 음 전류 (0을 기억) 양 전류 (1을 기억) 컴퓨터 구조론

16 6.2 주기억장치 (7) 주 기억 장치의 종류 반도체 기억 소자 플립플롭을 직접화 한 것
신뢰성이 높고 성능이 좋으며, 저전력 소모 주 기억장치의 주종 반도체 기억 소자 구조 컴퓨터 구조론

17 6.2 주기억장치 (8) 반도체 기억 소자 RAM(Random Access Memory) 휘발성 메모리
읽기/쓰기 메모리 SRAM(Static RAM) 정원이 공급되는 동안 저장되어 있는 정보가 계속 유지 플립플롭으로 구성. Bipolar 트랜지스터와 MOS 기술에 의해 만들어졌다. DRAM보다 접근 속도(access time)가 빠르다. (10ns~20ns) DRAM(Dynamic RAM) 전원이 공급되고 있더라도 계속해서 재충전을 해주어야 한다. 기본적으로 한 개의 번지에 1비트만 기억한다. 집적도가 매우 좋아서 기억용량이 매우 크다. 주소 버스선이 기억용량의 1/2 밖에 없다. SRAM에 비하여 메모리 접근 속도가 느리다. 컴퓨터 구조론

18 6.2 주기억장치 (9) 반도체 기억 소자 RAM(Random Access Memory) SRAM 내부 구조:
[ 8x8 SRAM 내부 구조] 컴퓨터 구조론

19 6.2 주기억장치 (10) 반도체 기억 소자 RAM(Random Access Memory) DRAM 내부 구조
[ DRAM 구조와 256K 1bit DRAM의 일반적인 구성도 ] 컴퓨터 구조론

20 6.2 주기억장치 (11) 반도체 기억 소자 RAM(Random Access Memory) DRAM 인터페이스 및 접근 방법
컴퓨터 구조론

21 6.2 주기억장치 (12) 반도체 기억 소자 RAM(Random Access Memory) DRAM 모듈 구조 컴퓨터 구조론

22 6.2 주기억장치 (13) 반도체 기억 소자 SRAM과 DRAM의 비교 구분 SRAM DRAM 특징
플립플롭 전원이 공급되는 동안 정보유지 콘덴서 일정시간이 지나면 정보 소멸 재충전회로 필요없다 소비전력 많다 적다 집적도 낮다(저밀도) 높다(고밀도) 가격 비싸다 저렴 접근속도 빠르다 느리다 용도 캐쉬메모리 주기억 장치 컴퓨터 구조론

23 6.2 주기억장치 (11) 반도체 기억 소자 ROM(Read Only Memory) 비휘발성 메모리. 랜덤 액세스
읽기 전용 메모리 또는 읽기/쓰기 가능 제조 방법과 기능에 따른 분류 Mask ROM PROM(Programmable ROM) EPROM(Erasable PROM) EEPROM(Electrically Erasable PROM) Flash Memory 컴퓨터 구조론

24 6.2 주기억장치 (12) 반도체 기억 소자 ROM 종류 종 류 특 징 Mask ROM PROM EPROM EEPROM
종 류 특 징 Mask ROM  제조 회사에서 미리내용을 기록.  사용자가 내용 변경 못함. PROM  Programmable ROM.  사용자가 한번 기록할 수 있다. EPROM  Erasable Programmable ROM.  자외선을 이용해 기록된 내용을 삭제. EEPROM  Electrically Erasable Programmable ROM.  여러 번 기록이 가능하다. Flash Memory  NOR / NAND Flash memory  Block-based I/O. 컴퓨터 구조론

25 6.3 보조 기억 장치 (1) 보조 기억장치(Auxiliary memory)
당장 필요하지는 않지만 필요할 때에 주 기억 장치로 옮겨 사용할 수 있는 자료를 기억하는 장치. 보조 기억장치의 필요성 주기억 장치에 비해서 가격이 싸고 용량이 크다 반 영구적으로 정보를 저장할 수 있다. 자기 디스크, 자기 드럼, 자기 테이프, CD-ROM 접근 방법에 의한 분류 순차 접근 장치 (SASD;Sequential Access Storage Device) 내용이 순차적으로 저장되어 있다. 일괄 처리에서 주로 사용 (자기테이프) 직접 접근 장치 (DASD;Direct Access Storage Device) 원하는 내용으로 직접 접근할 수 있는 방법 실시간 처리에서 주로 사용(자기 디스크, 자기 드럼) 컴퓨터 구조론

26 6.3 보조 기억 장치 (2) 자기 테이프 플라스틱 테이프 위에 자성 재료를 칠한 것으로 릴(reel)을 감아서 사용
순차 접근 방식 장점 가격이 저렴하다. 데이터 백업용 : 대용량, 보관과 운반이 쉽다. 단점 접근시간이 느리다. 레코드 수정이 쉽지 않다. 길이 : 800, 1200, 1600, 2400피트 종류 : 7트랙, 9트랙. 기록밀도 : BPI(Byte Per Inch) 컴퓨터 구조론

27 6.3 보조 기억 장치 (3) 자기 테이프 레코드에 자료 기억하는 방법
비블록화(unblocking) : 논리 레코드 단위로 저장, IRG 블록화(blocking): 물리 레코드 단위로 저장, IBG [ 자기 테이프 구조 ] 컴퓨터 구조론

28 6.3 보조 기억 장치 (4) 자기 디스크 레코드판 같은 얇은 금속성 또는 플라스틱 원반에 자성 재료를 입힌 디스크를 동심원 축에 일정한 간격으로 몇 장을 겹쳐 넣어 빠른 속도로 회전시켜 자료를 읽거나 쓴다. 디스크의 구조상으로 분류 여러 장의 디스크 원판과 액세스암과 헤드로 구성. 이동 헤드 디스크 : 실린더 고정 헤드 디스크 : 트랙 컴퓨터 구조론 [ 이동 헤드 디스크와 헤드 디스크 ]

29 6.3 보조 기억 장치 (5) 자기 디스크 디스크의 구조 트랙 : 동심원를 이루고 있는 각 원형의 기록 위치.
실린더 : 중심축으로부터 같은 거리에 있는 트랙들의 모임. 섹터 : 한 트랙에서 주소가 지정된 최소 단위 컴퓨터 구조론 [ 트 랙 과 섹 터 ]

30 6.3 보조 기억 장치 (6) 자기 디스크 디스크 섹터 구조 탐색 시간(seek time)
액세스 암이 자료가 기록되 있는 트랙까지 도달하는데 걸리는 시간 컴퓨터 구조론

31 6.3 보조 기억 장치 (7) 자기 디스크 회전 지연 시간(rotational latency time)
회전하는 디스크위에서 헤드가 찾고자 하는 자료의 레코드 부분이 헤드 아래까지 오는데 걸리는 시간 자료 전송 시간(data transfer time) 주기억장치와 자기 디스크 장치 사이에 자료전송에 걸리는 시간 디스크 접근 시간 명령을 실행한 후 데이터가 읽혀져 지정한 기억 장소에 저장되는 순간까지 소요되는 시간. Ta : Disk access time Ts : Seek time(탐색 시간) Tr : Rotational latency(회전 지연 시간) Td : Data transfer time(데이터 전송 시간) Ta = Ts + Tr + Td 컴퓨터 구조론

32 6.3 보조 기억 장치 (8) CD-ROM(Compact Disk Read Only Memory) 읽기 전용 컴팩트 디스크
방대한 양의 자료를 가장 저렴한 가격으로 수록할 수 있다. 기록 밀도가 높다. 단점 : 평균접근 시간이 플로피나 하드 디스크보다 느리다. CD-ROM 섹터 구조 컴퓨터 구조론

33 6.3 보조 기억 장치 (9) 자기 드럼(magnetic drum) 개발초기에 주로 주기억장치로 많이 사용.
부피에 비해서 기억용량이 적다. 속도가 느리며 값이 비싸다. 자기 드럼의 구조 컴퓨터 구조론

34 6.3 보조 기억 장치 (10) 자기 드럼(magnetic drum) 자기 드럼의 기억 원리 컴퓨터 구조론

35 6.4 고성능 기억 장치 (1) 고성능 기억장치 캐쉬 메모리
중앙처리장치가 주 기억장치의 접근 요구에 대한 응답을 기다리는 시간 문제를 극복하고 기억 용량의 면에서 성능을 개선시키기 위해 고속 처리가 가능한 고속 기억장치가 요구됨. 캐쉬 메모리 중앙 처리 장치와 주기억 장치 사이의 속도 차이를 극복하기 위한 메모리. 주 기억 장치보다 5~10배 빠른 속도. SRAM으로 구성. 컴퓨터 구조론

36 6.4 고성능 기억 장치 (2) 캐쉬 메모리 성능 캐시 메모리 접근 속도 비교 캐쉬 메모리의 적중률(Hit Ratio)
주기억장치보다는 약 5배, 보조기억장치보다는 약 1000배의 성능 캐쉬 메모리의 적중률(Hit Ratio) 기억 장치의 접근 지역성(Locality of Reference) Hit와 miss : CPU는 데이터에 접근하기 위하여 먼저 캐쉬를 조사하여 정보가 있으면(hit) 읽어들이고, 그렇지 않으면(miss)라 한다. 적중률 – CPU가 기억장치를 참조한 횟수에 대한 적중한 참조 수의 비율, 보통 0.9 이상 컴퓨터 구조론

37 6.4 고성능 기억 장치 (3) 캐쉬 메모리 성능 평균 기억장치 접근 속도 Ta : 평균 기억 장치 접근 시간
Tc : 캐쉬 메모리 접근 시간 Tm : 주 기억 장치의 접근 시간 예: Tc=50ns, Tm=400ns인 시스템에서 캐시 적중률이 0.9일 때, 평균 기억장치 접근 시간은 Ta = 0.9 x 50ns x 400 = 85ns Ta= H × Tc + (1-H) × Tm 컴퓨터 구조론

38 6.4 고성능 기억 장치 (4) 캐쉬 메모리의 매핑(Mapping)
직접 매핑(direct mapping) : 캐쉬와 주기억장치를 같은 수의 블록으로 나누어 매핑시킴. 매핑이 간단하고 고속 처리가 가능. 캐시 메모리 직접 매핑 방법과 동작 원리 컴퓨터 구조론

39 6.4 고성능 기억 장치 (5) 캐쉬 메모리의 매핑 섹터 매핑(sectoring mapping) : 여러 개 블록을 합하여 섹터로 묶어주고 섹터 단위로 매핑. 캐쉬 메모리 섹터 매핑 방법 컴퓨터 구조론

40 6.4 고성능 기억 장치 (6) 가상 기억 장치(Virtual Memory System)
사용자가 보조 기억 장치에 해당하는 용량을 기억 장치로 갖고 있는 것처럼 느끼도록 소프트웨어적으로 구현. 가상기억장치를 사용하는 이유 사용자가 기억 장소를 할당하는 불편을 없앤다. 프로그램과 프로그램 실행 중에 사용하는 기억 장치의 구성이나 용량이 무관하도록 한다. 다수의 사용자로 하여금 기억 공간의 효율적인 공유를 가능케 하며 최대의 접근율을 얻을 수 있도록 한다. 컴퓨터 구조론 [ 가상 기억 장치의 동작 원리 ]

41 6.4 고성능 기억 장치 (7) 가상 기억 장치(Virtual Memory) 주소공간과 기억공간
가상주소(Virtual Address) : 프로그램에서 사용되는 주소 중앙 처리 장치에서 수행되는 명령어가 사용하는 주소. 주소공간(Address Space) : 가상주소 주소들의 집합. 프로그램이 명령어나 데이터를 지정할 때 운영체제에 의해 발생하는 주소 집합 기억장소/실제주소(Physical Address) : 주 기억 장치의 주소 주기억장치에 접근하기 위해 사용하는 주소 기억공간(Memory Space) : 기억장소 주소의 집합 프로그램 실행을 위해 직접 기억장치에 접근하는 실제 기억 장소 컴퓨터 구조론

42 6.4 고성능 기억 장치 (8) 가상 기억 장치(Virtual Memory) 동작 원리 가상 주소 공간과 실제 기억 공간
컴퓨터 구조론

43 6.4 고성능 기억 장치 (9) 가상 기억 장치(Virtual Memory) 동작 원리
페이지 : 가상 주소 공간과 주 기억 장치의 기억 공간이 일정한 크기를 갖는 연속된 기억 공간으로 구분된 것. 정보의 이동이 간단하다. 내부 프래그멘테이션(단편화) 발생. 세그먼트 : 크기가 일정하지 않은 연속된 기억 공간으로 구분됨 정보를 이동하기 위해 주기억 장치에서 크기가 일정하지 않고 사용되지 않는 기억 공간을 찾아야 하므로 이동이 복잡하다. 연속된 기억 공간에 정보를 저장할 수 있으므로 기억 공간의 낭비가 없게 된다. 페이지화된 세그먼트 프로그램이나 데이터를 세그먼트로 구분하는 것을 주기억 장치의 공간이 페이지로 구분되었을 때에도 적용. 외부 프래그멘데이션(단편화) 발생. 컴퓨터 구조론

44 6.4 고성능 기억 장치 (10) 가상 기억 장치(Virtual Memory) 동작 원리 페이지 폴트, 페이지 교환
페이지 폴트(fault) 주기억 장치에 원하는 정보가 있으면 적중(hit)되었다고 하며, 없으면 페이지 폴트라 한다. 세그먼트를 사용하면 세그먼트 폴트라고 한다. 페이지 교환(replacement) 페이지 폴트가 발생하면 보조 기억 장치에서 필요한 정보를 주기억 장치로 옮겨야 하는데 이때 주기억 장치가 가득차 있으면 주기억 장치 페이지중에서 하나를 선택하여 교환하여야 한다. 랜덤, FIFO, LRU, LFU, 작업세트 알고리즘 주기억 장치의 적중 여부를 시험하기 위하여 주소 변환표를 사용. 컴퓨터 구조론

45 6.4 고성능 기억 장치 (11) 가상 기억 장치(Virtual Memory) 동작 원리
가상 주소와 실제 주소와의 관계와 동작 원리 주 기억 장치와 가상 기억 장치 주소 변환 컴퓨터 구조론 [ 주 기억 장치 주소 변환 ] [ 가상 기억 장치 주소 변환 ]

46 6.4 고성능 기억 장치 (12) 가상 기억 장치(Virtual Memory) 동작 원리 주소 변환표를 이용한 주소 변환
컴퓨터 구조론

47 6.5 연상 기억 장치 연상 기억 장치(Associative Memory)
기억 장치에 기억되어 있는 정보의 내용 또는 그 일부에 의해서 기억되어 있는 위치에 접근하여 정보를 읽어내는 기억장치 내용 지정 기억 장치(Content Addressable Memory) 연상 기억장치의 구조 컴퓨터 구조론

48 6.6 기억 장치 인터리빙 (1) 기억 장치 인터리빙(Memory Interleaving)
주소 지정 방식을 적절하게 조정하여 순차적으로 수행되는 명령어나 데이터들을 기억 장치 모듈에 분산 저장되도록 하는 기술 주기억 장치의 구조적 개선으로 접근 속도 개선시키는 방법 기억장치 모듈 & n-모듈 기억장치 컴퓨터 구조론

49 6.6 기억 장치 인터리빙 (2) 기억 장치 인터리빙 버스 경합(bus contention)이나 기억 장치(memory conflict)의 충돌과 같은 문제를 해결하기 위하여 기억 장치를 복수 모듈로 구성하고 각 모듈이 동시에 접근이 가능하도록 하는 방식. 예: 3개의 기억장치 모듈을 이용한 기억장치 인터리빙 A : 주 기억 장치를 통하여 한 모듈에 주소를 보내는 동안. M : 다른 모듈은 미리 보낸 주소를 이용하여 기억 장치를 접근함. D : 또 다른 모듈에서는 읽어 낸 정보를 주 기억 장치의 데이터 버스를 통하여 외부로 내보냄. U1 A1 M1 D1 A4 M4 D4 …. U2 A2 M2 D2 A5 M5 U3 A3 M3 D3 A6 컴퓨터 구조론

50 6.6 기억 장치 인터리빙 (3) 상위 인터리빙 주소의 상위 비트들에 의하여 모듈이 선택되고, 하위 비트들은 각 모듈 내의 기억장소의 주소를 나타냄. 프로그램과 데이터들이 독립적이어서 각각의 기억 모듈에 저장하는 것이 더 효과적인 다중 프로그래밍에 사용. 컴퓨터 구조론

51 6.6 기억 장치 인터리빙 (4) 상위 인터리빙 상위 인터리빙 구조 컴퓨터 구조론

52 6.6 기억 장치 인터리빙 (5) 상위 인터리빙 상위 인터리빙 유효번지 지정 컴퓨터 구조론

53 6.6 기억 장치 인터리빙 (6) 하위 인터리빙 주소의 하위 비트들에 의하여 기억 모듈이 선택되고 상위 비트들은 각 모듈내의 기억 장소의 주소를 나타냄. 하위인터리빙 구조와 유효 번지 지정 컴퓨터 구조론

54 6.6 기억 장치 인터리빙 (7) 혼합 인터리빙 전체 모듈을 몇 개의 그룹으로 나누어 각 그룹내에 있는 모듈간에 인터리빙을 함. 기억장치 뱅크 : 기억 모듈로 이루어지는 그룹. 컴퓨터 구조론

55 6.6 기억 장치 인터리빙 (8) 혼합 인터리빙 혼합 인터리빙 유효 번지 지정 컴퓨터 구조론