Chapter 7 CMOS Amplifiers

Presentation on theme: "Chapter 7 CMOS Amplifiers"— Presentation transcript:

1 Chapter 7 CMOS Amplifiers
7.1 General Considerations 7.2 Common-Source Stage 7.3 Common-Gate Stage 7.4 Source Follower 7.5 Summary and Additional Examples

2 Chapter Outline CH7 CMOS Amplifiers

3 7.1 General Considerations
7.1.2 Biasing

4 Ex 7.1) ID and maximum RD VTH = 0.5V, μnCOX = 100 μA/V2, W/L = 5/0.18, λ = 0 With an initial guess, VGS = 1V  VX – VGS = 286mV  ID = 286 μA Bipolar 회로에 비하여 매우 느린 수렴

5 (7.6)식을 이용하여 바로 계산하면 VY = VX – VTH = 0.786V일 때 RD는 최대

6 Ex 7.2 RD = 2.5kΩ, 최대 허용 W/L? 우선 최대 허용 ID 계산 b) W/L = 5/0.18? 최소 허용 RS? 이 때는 ID가 최대이므로

7 Self-Biased MOS Stage CH7 CMOS Amplifiers

8 Ex 7.3 VTH = 0.5V, μnCOX = 100 μA/V2, λ = 0 ID를 1/2로 줄이기 위한 RD?

9 Current Sources Saturation 영역에 있으면, MOSFET는 전류원으로 사용 가능
NMOS는 전류를 한 점에서 ground로 흘리고 (sinks current), 반면에 PMOS는 VDD 에서 한 점으로 전류를 흘림 (sources current). CH7 CMOS Amplifiers

10 7.2 Common-Source Stage CH7 CMOS Amplifiers

11 CS의 입출력 특성

12 소신호 특성

13 Load-line analysis

14 Load-line analysis (계속)

15 Ex 7.4) Operation in Saturation
CH7 CMOS Amplifiers

16 CS Stage with =0

17 CS Stage with   0 Early effect 와 channel length modulation이 CE와 CS stage에 비슷하게 영향을 미침. CH7 CMOS Amplifiers

18 Ex 7.5) CS Gain Variation with Channel Length
CH7 CMOS Amplifiers

19 7.2.2 CS Stage with Current-Source Load
headroom 문제를 완화하기 위하여, active 전류원을 부하로 사용함 전류원이 큰 출력저항을 가지고 전압강하에도 잘 견디므로 여러모로 유리함. CH7 CMOS Amplifiers

20 Ex 7.6) PMOS CS Stage with NMOS as Load
비슷하게, PMOS를 입력으로 NMOS를 부하로 하면 전압이득은 전과 같음. CH7 CMOS Amplifiers

21 7.2.3 CS Stage with Diode-Connected Load
CH7 CMOS Amplifiers

22 Ex 7.7) CS Stage with Diode-Connected PMOS Device

23 7.2.4 CS Stage with Degeneration
bipolar counterpart와 비슷하게, CS stage가 degenerated 되면, 이득, I/O 임피던스 및 선형성이 바뀜. CH7 CMOS Amplifiers

24 Ex 7.8) CS Stage with Degeneration (λ = 0)
diode-connected device가 CS stage를 degenerate함 CH7 CMOS Amplifiers

25 CS Stage with Gate Resistance
저주파에서 gate에는 전류가 흐르지 않음  gate 저항이 이득이나 I/O impedance에 영향을 안 미침 CH7 CMOS Amplifiers

26 Output Impedance of CS Stage with Degeneration
bipolar counterpart와 비슷하게, degeneration은 출력 impedance를 크게 함 CH7 CMOS Amplifiers

27 Ex 7.9) Output Impedance (M1 = M2)
1/gm이 rO2와 병렬이면 대체로 1/gm만 고려할 때가 많음 CH7 CMOS Amplifiers

28 Ex 7. 10) Output Impedance CH7 CMOS Amplifiers

29 7.2.5 CS Core with Biasing Degeneration은 bias point를 안정화시키기 위하여 사용하고, bypass capacitor를 사용하여 원하는 주파수에서 소신호 전압이득을 키울 수 있음 CH7 CMOS Amplifiers

30 Ex 7.11 AV = 5, Rin = 50 kΩ, Pdc = 5mW, μnCOX = 100 μA/V2, VTH = 0.5V, λ = 0, VDD = 1.8V, VRS = 0.4V ID,max = 2.78mA  ID = 2.7 mA를 M1에 우선 할당, 80 μA는 R1과 R2에 할당  RS = 148 Ω gmRD = 5이므로 VGS = 1V로 놓고

31 Ex 7.11 (계속) VG = VGS + VRS = 1.4V M1이 Saturation에 있는지 검사!! VD = VDD – IDRD = 1.8 – 1.25 = 0.55 V < VGS – VTH 너무 큰 RD를 사용했음 RD를 ½로 하고, gm을 2배로

32 7.3 Common-Gate Stage Common-gate stage는 common-base stage와 비슷함: 입력 전압 증가는 출력 전압 증가를 초래함  양의 이득 CH7 CMOS Amplifiers

33 Ex 7.12 ID = 0.5 mA, W/L = 50, μnCOX = 100 μA/V2, VTH = 0.5V, VDD = 1.8V, λ = 0 M1이 Saturation에 있으려면 VDD – IDRD > Vb – VTH  RD < 2.7 kΩ

34 Signal Levels in CG Stage
M1 이 saturation에 있으려면, Vout 에서의 signal 스윙 > Vb-VTH. CH7 CMOS Amplifiers

35 I/O Impedances of CG Stage
CH7 CMOS Amplifiers

36 CG Stage with Source Resistance
CH7 CMOS Amplifiers

37 Generalized CG Behavior
gate 저항이 존재해도 이득이나 입출력 임피던스에 영향을 미치지 않음. Source 저항이 있는 CG stage의 출력 저항 = CS stage with degeneration의 출력저항 CH7 CMOS Amplifiers

38 Ex 7.13) Example of CG Stage Diode-connected M2 는 저항처럼 동작하며 bias 전류 공급
At the gain calculation, the denominator reads Rd in the book instead of Rs Diode-connected M2 는 저항처럼 동작하며 bias 전류 공급 CH7 CMOS Amplifiers

39 7.3.1 CG Stage with Biasing R1과 R2는 gate bias 전압 공급, R3는 M1의 DC bias 전류가 ground로 흐르게 함 CH7 CMOS Amplifiers

40 Ex 7.14 AV = 5, RS = 0, R3 = 500, PDC = 2mW, 1/gm = 50, μnCOX = 100 μA/V2, VTH = 0.5V, VDD = 1.8V, λ = 0 IDC = 1.11mA  ID = 1.1 mA를 M1에 할당, 10 μA는 R1과 R2에 할당  VR3 = 0.55V gmRD = 5이므로 VGS = 0.8V로 놓으면 W/L = 244 gm = 2ID/(VGS – VTH) = 1/136.4 RD = 682 VG - VTH = VGS + VR3 – VTH = 0.85 < VD = VDD – IDRD = 1.05

41 Ex 7.15 앞 예제에서 W/L의 최소 허용 값은? ID가 일정하면, W/L 감소  VGS – VTH 증가해야

42 7.4 Source Follower Stage CH7 CMOS Amplifiers

43 7.2.1 Source Follower Core emitter follower와 비슷하게 source followe는 저항 divider로 해석 가능 CH7 CMOS Amplifiers

44 Ex 7.16) Source Follower Example
CH7 CMOS Amplifiers

45 Ex 7.17 AV = 0.5, RL = 50, PDC = 10 mW, 1/gm = 50, μnCOX = 100 μA/V2, VTH = 0.5V, VDD = 1.8V, λ = 0 rO = ∞ 이므로 ID = 5.56 mA 이므로

46 Output Resistance of Source Follower
source follower의 출력임피던스는 상대적으로 작음, 반면에 입력 임피던스는 ∞ (저주파에서); buffer로 좋은 후보임 CH7 CMOS Amplifiers

47 Source Follower with Biasing
RG는 gate 전압을 VDD에 연결하고 RS 는 drain 전류를 결정함. 위 식에서 ID에 관하여 풀 수 있음. CH7 CMOS Amplifiers

48 Supply-Independent Biasing
RS를 전류원으로 대체하면, ID 는 공급전압에 독립적임 CH7 CMOS Amplifiers

49 Ex 7.18 AV = 0.8, ID = 1 mA, RG = 50 kΩ, μnCOX = 100 μA/V2, VTH = 0.5V, VDD = 1.8V, λ = 0 이 문제의 unknown: VGS, W/L, RS

50 계속

51 Example of a CS Stage (I)
M1 은 입력 device로 M2, M3 는 부하로 동작함 CH7 CMOS Amplifiers

52 Example of a CS Stage (II)
M1 은 입력 device로, M3 는 source 저항, M2 는 부하로 쓰임 CH7 CMOS Amplifiers

53 Examples of CS and CG Stages
CH7 CMOS Amplifiers

54 Example of a Composite Stage (I)
left side를 Thevenin 등가회로로 대체하면, right side는 CG stage이므로 전압이득은 쉽게 구할 수 있음. CH7 CMOS Amplifiers

55 Example of a Composite Stage (II)
For vout2, the denominator has an extra 1/gm1 CH7 CMOS Amplifiers

56 숙제 5 (~6/11) 7.8 7.14 7.24 7.28 7.37 7.48