인터럽트 종류 인터럽트 요구시 I/O장치 인식 방법

Slides:



Advertisements
Similar presentations
Embedded System 2009 년 11 월 16 일 Embedded Computer1 ● Hardware 와 Software 가 조합되어 특정한 복적을 수행하는 시스템 ● 특정한 기능을 수행하도록 Micro Processor 와 I/O Device 를 내장하며,
Advertisements

ARM core UNIT 03 로봇 SW 교육원 조용수. 학습 목표 PIC, AVR, 8051 ARM 이란 ? ARM 특징 ARM and Thumb ARM Cortex-M0 Interrupt Vector 2.
2 3 t h K o r e a O p e r a t i n g S y s t e m S e m i n a r 8259A 를 아는가 ??? 2 3 t h K o r e a O p e r a t i n g S y s t e m S e m i n a r.
Family 의 개요 의 외부 Pin 기능과 내부 기능 Memory 구조 Timing 2 장 8051 의 구조.
Embedded System Hardware와 software가 조합되어 특정한 목적을 수행하는 시스템
CDMA SW 구조 AIITQC 서울본원교육장 양 종 윤.
마이크로 컨트롤러 Microcontroller.
Chapter 9. 컴퓨터설계기초 9-1 머리말 9-2 데이터 처리장치 (Datapath)
Computer System Overview
ROBOTICS LAB. DSP TMS320F2812 ROBOTICS LAB.
Chapter 7 ARP and RARP.
AMBA BUS Protocol의 이해 (AMBA 2.0 Specification)
PIC는 우리의 친구 한국정보통신대학교 디지털미디어연구소.
제 2장 컴퓨터 구조.
리눅스 커널의 이해 중에서 4장. 인터럽트와 예외 이성현 네트워크 실험실.
프로그램 제어 분기(branch)와 점프(jump) 명령어 PC의 값의 변경 순차적인 프로그램의 진행순서가
9장 가로채기(Interrupt) Slide 1 (of 15).
4장 마이크로프로세서 외부 신호 Slide 1 (of 22).
6장 마이크로프로세서 메모리 및 입출력장치 인터페이스.
13장. 시스템 버스 다루는 내용 시스템 버스의 개념 다중버스 계층 구조 버스 중재.
마이크로프로세서 메모리 및 입출력장치 인터페이스
마이크로프로세서(Microprocessor,µP)
제7장 버스와 입출력.
기본 컴퓨터 프로그래밍 Lecture #6.
2 Part 전자계산기 구조 1. 논리 회로 2. 자료 표현 및 연산 3. 명령어 및 프로세서 4. 명령 수행 및 제어 5.
교육 PROCESS 제일엠앤이주식회사.
제어기술 소개 목표 : 제어기의 종류, 제어 방식 등을 살펴본다. 주요내용 제어기의 종류 제어방식 : 시퀀스, 피드백, 등.
10장 주변장치 (PIO) Slide 1 (of 28).
TMS320C6000 Architecture.
3장 MPU 내부구조 Slide 1 (of 28).
임베디드 하드웨어 Lecture #6.
Routing Protocol (OSPF)
DSP와 TMS320F28x의 이해.
Chapter 02 시스템 구조(System Structure)
4장. 컴퓨터 시스템의 구성과 기능 다루는 내용 컴퓨터 분해를 통한 본체 살펴보기 컴퓨터 구성요소 컴퓨터의 기능
UNIT 07 Memory Map 로봇 SW 교육원 조용수.
9장. 중앙처리 장치의 조직과 기능 다루는 내용 컴퓨터 본체에서 CPU의 위치 살펴보기 CPU의 성능, 기능, 조직
Chapter 10. Interrupt.
RS-485 Protocal 설계 Overveiw
11장 키보드 인터페이스 Slide 1 (of 9).
Routing Protocol (OSPF)
6 중앙처리장치의 조직과 기능 IT CookBook, 컴퓨터 구조와 원리 2.0.
Lecture #3 프로세스(Process).
8086 프로세서의 구조 및 동작 방식 시스템 프로그래밍 - Lecture #2 신라대학교 컴퓨터공학과 시스템 프로그래밍.
DK-128 실습 EEPROM 제어 아이티즌 기술연구소
제 2장 컴퓨터동작의 기본 개념.
PSW : PROGRAM STATUS WORD
Chapter 10. 파일 시스템 인터페이스(File System Interface)
아날로그 VS 디지탈 -. Analog Vs Digital -. 디지털 논리에 대하여 -. 메모리에 대하여
10장. 중앙처리 장치의 명령어 다루는 내용 어셈블리 프로그램의 이해 인터럽트(interrupt) 명령어 세트 주소 지정 방식.
Microprocessor I/O Port & CLCD Noh Jin-Seok.
Chapter 4 The Von Neumann Model.
UNIT 07 Memory Map 로봇 SW 교육원 조용수.
제19강 병렬처리시스템 1.
6-1 중앙 처리 장치의 내부 구조 6-2 명령(instruction) 6-3 주소 지정 방식
DK-128 실습 내부 EEPROM 제어 아이티즌 기술연구소 김태성 연구원
DK-128 실습 타이머카운터 사용법 아이티즌 기술연구소
Computer System Overview
13장 CTC and DMA Slide 1 (of 10).
UNIT 25 SPI 로봇 SW 교육원 조용수.
9장. 중앙처리 장치의 조직과 기능 다루는 내용 컴퓨터 본체에서 CPU의 위치 살펴보기 CPU의 성능, 기능, 조직
제 3 장 운영체제와 입출력 방식 Section 1 입출력 기능 Section 2 입출력 방식 Section 3 입출력 버퍼링
DK-128 직렬통신 실습 아이티즌 기술연구소
UNIT 25 SPI 로봇 SW 교육원 조용수.
성공적인 입사지원서 작성법 제이비커리어 교육수석 소 은 선.
인터럽트 발생원인 정전 혹은 데이터 전송 과정에서 오류 발생 등 컴퓨터 자체의 기계적인 문제 발생
I/O Management and Disk Scheduling
V5724G NOS 3.19 Release note.
임베디드 하드웨어 Lecture #6.
Lecture 7 7-Segment LED controller using u-controller
Presentation transcript:

인터럽트 종류 인터럽트 요구시 I/O장치 인식 방법 Internal Interrupt : Divide by zero, illegal instruction,… External Interrupt : NMI(Non-Maskable Interrupt) – power failure, INTR(Interrupt request by I/O Devices) Software Interrupt : INT 10h, INT 21h 등 인터럽트 요구시 I/O장치 인식 방법 Polling in the interrupt service routine Vectored interrupt : I/O Dev. sends interrupt type to the CPU during the interrupt acknowledge cycle. 8086계열 CPU들이 사용하는 방식

인터럽트 Interrupt Acknowledge Sequence the processor executes two consecutive interrupt ack. cycles. 8086 emits the LOCK signal from T2 until T2 of the next. ⇒ “Hold” request will not be honored during the period.

인터럽트 In the second bus cycle, a byte is fetched from the external interrupt system(e.g. 8259A PIC) A pointer in interrupt vector look up table : calculated by multiplying the byte by four IP, CS, PSW : saved to stack / IP, CS : get new values from the pointer IRET(Return From Interrupt) : IP, CS, PSW 복구 next page Picture

인터럽트 Interrupt Vector Table : 1Kbyte, 256vectors

인터럽트 Several Important Interrupt Type No.s Type 0 : Divide by zero Type 1 : Trap, generated when TF=1, used in single stepping during debugging process Type 2 : NMI Type 3 : generated by ‘INT’ instruction(one byte instr) Type 4 : INTO(interrupt on over flow) Type 5 : bound 명령수행에 의한 interrupt Type 6 : Illegal Instruction ……

8259A Programmable Interrupt Controller(PIC) 8개의 vectored priority interrupt 구현 가능 출력에 다른 8개의 8259A를 연결하여 최대 64개의 인터럽트요청 처리 가능 8259A핀의 실체도 processor와 인터페이스 8bit data bus : command, status, interrupt type number전달 RD, WR, CS : 쓰기, 읽기, 주소 디코딩 신호 INTR : 인터럽트 요구, INTA : interrupt Ack. 신호 cascade interface 여러 개의 8259A를 연결하여 8개 ~ 64개 까지의 interrupt를 처리하기 위한 신호들[CAS0 ~ CAS2 : 양방향] SP/EN = 1 이면 master PIC로 program됨 SP/EN = 0 이면 slave PIC로 program됨 next page Picture

8259A Programmable Interrupt Controller(PIC) cascade 연결에 의한 인터럽트처리 예 interrupt Ack. 과정에서 마스터 PIC로 INTA=0이 들어오면, 마스터 PIC는 인터럽트를 요청한(최우선 순위) PIC를 선택하도록 cascade address(CAS0 ~ CAS2)를 출력한다. 두 번째 INTA bus cycle에서, 선택된 PIC는 databus에 interrupt type번호를 출력하도록 한다 next page Picture