신소재 기초 실험 OXIDATION(산화공정).

Slides:



Advertisements
Similar presentations
C enter for e merging e lectronic d evices Wet station ( 내부 · 외부 ) C ENTER F OR E MERGING E LECTRONIC D EVICES 관리자소속연락처 Main 홍주리이태윤 교수님 연구실
Advertisements

실험 14 MOSFET 특성 실험 전자공학과 고급전자회로실험 실험 14. MOSFET 특성 실험.
1 Chapter 2 Basic Physics of Semiconductors  2.1 Semiconductor materials and their properties  2.2 PN-junction diodes  2.3 Reverse Breakdown.
LSI Overview & Plasma Control 의 중요성 석사과정 1 기 백세열.
Graphene ( 그래핀 ). Carbon nanotube( 탄소 나노튜브 ) Multi-walled carbon nanotube.
Lab. for Micro Electro Mechanical Systems, Dept. of Mechanical Engineering Photolithography.
Ch. 1 Oxidation1 각종 Wafer, 증착 Source, Target 공급에서 반도체 공정 서비스까지 ;; BuySemi 제 2 장 산화막 성질 및 응용 1. 산화막의 성질  산화막 성질 표 2-1 실리콘 산화막의 성질 주 : 1) 식각액은 10:1 HF(NH.
CVD(Chemical Vapor Deposition) 1.CVD(Chemical Vapor Deposition), 화학기상증착 기술이란 ? 먼저 CVD 기술을 이해하기 전에 CVD 기술이 반도체 제조공정 중 어디에 위치하고 어떻게 사용되는지를.
CONTENTS Ⅰ. INTRODUCTION Ⅱ. TFT LCD 제조 공정 Ⅱ -1. TFT 제조공정 Ⅱ -2. COLOR FILTER 제조공정 Ⅱ -3. CELL(LCD) 제조공정 Ⅱ -4. MODULE 제조공정 Ⅲ. 단위공정 설명 Ⅲ -1. 증착공정 Ⅲ -2. PHOTO.
1 Manual Wet Station 구매사양서 문의처변상섭 책임연구원 (NCNT) 연락처 ,
의용나노공학 - PR 의 일반적인 특징 - 스핀코팅한 PR 두께 재기 - Patterning 전체 및 소자 폭 관찰하기 - Processing Chart-1 1.
우 진 인 더 스 트 리우 진 인 더 스 트 리 T : F : 회사소개서.
Understanding of Ubiquitous & Computers Plus
miniplasma -station miniplasma -cube For the Pioneer
23장. 전기장(Electric Field) 23.1 전하의 특성 23.2 유도에 의해 대전된 물체 23.3 쿨롱의 법칙
Ppt宝藏_www.pptbz.com_提供 시장동향 비교우위 핵심경쟁력 투자포인트 APPENDIX.
Symposium Invitation / 등록 안내 Cleaning Technology Invitation Campus Map
차세대 디스플레이 연구센터 Advanced Display Research Center
정전기 방지회로 및 특허출원 현황 - H01L 27/04 중심으로 -
- 예∙결산 및 기본재산 운영 신뢰도 제고를 위한 실태점검, 결산지원사업 -
New Infrared Technologies의High Speed 열화상 스캔 시스템 소개
Chapter 5 Etching 5.1 Wet Chemical Etching 5.2 Dry Etching
Medical Instrument Team Project
Chapter 6 diffusion. 6.1 Basic Diffusion Process.
Provide Pressure control Technology
The 2017 International Radon Symposium™
1. 반도체란 반도체 물질의 특성, 기능 그리고 기능별 용도 1.1 반도체 물질의 특성, 기능 그리고 기능별 용도
일반물리학 및 실험2 이 훈 경.
LCD 디스플레이 구미대학교 컴퓨터정보전자과.
42.11 트랜지스터 (Transistor) 트랜지스터 : 입력되는 전기신호를 증폭시킬 수 있는 3개의 단자로 이루어진 반도체 소자 FET(Field- Effect- Transistor) : S 단자(소스, source)와 D단자(드레인.
Nondestructive Material Testing with Ultrasonics
Silicon Wafer란 ?.
Chapter 3. Energy Bands and Charge Carriers in Semiconductors
반도체 공정.
- 유량측정장치의 Calibration -
CHAPTER 1 Semiconductor Diode
Fabrication of thin-film InGaN light-emitting diode membranes by laser lift-off 손태홍 이광희.
국제엘렉트릭코리아 소개 시장동향 비교우위 핵심경쟁력 투자포인트 APPENDIX. 국제엘렉트릭코리아 소개 시장동향 비교우위 핵심경쟁력 투자포인트 APPENDIX.
반도체 소자 2011학년도 2학기 담당교수 : 김태환 (소속: 전자통신공학부)
Chapter 3 Silicon Oxidation
아파트관리비 청구서 이용 프로세스 안내 ㈜한국전산기술.
전기물리학.
1.1 General Material Properties Composition Purity
Scanning Probe Microscope (SPM)
신장규*, 윤의식** *경북대학교 전자전기컴퓨터학부 ** KAIST 전자전산학과
MONOLITHIC FABRICATION PROCESSES
국제엘렉트릭코리아 소개 시장동향 비교우위 핵심경쟁력 투자포인트 APPENDIX. 국제엘렉트릭코리아 소개 시장동향 비교우위 핵심경쟁력 투자포인트 APPENDIX.
Photolithography Lab. for Micro Electro Mechanical Systems, Dept. of Mechanical Engineering.
제 9 장 반도체(Semiconductors)
신소재 금속 산업공정 전문가 과정 커리큘럼 안내 TEM FESEM 공학인의 마인드 및 실습 철강/금속 최근연구동향
Field Effect Transistors (전계 효과 트랜지스터)
네트워크 기반 촉각 센싱 시스템 전자부품연구원 (KETI).
아날로그 VS 디지탈 -. Analog Vs Digital -. 디지털 논리에 대하여 -. 메모리에 대하여
청정도 ( Cleanliness ) 관리 1. 청정도 관리의 새로운 분야 1.1 기존 청정도 관리
반도체소자 2016학년도 2학기 담당교수 : 김태환 (소속: 융합전자공학부)
감성지능 ( Emotional Quotient)
NOA60을 절연막으로 이용한 oxide TFT
유 휴 설 비 사 진 자 료.
Manufacturing Processes
장애인과 함께하는 시민도서관 “신체적, 사회적 여건에 관계없이 공평하게 이용해야 할 것” 큰글자도서, 촉각도서, 오디오북, DVD, CD-ROM 등의 특수자료와 62만 여권의 도서를 장애인정보누리터와 각 자료실에.
화공안전공학 인천대학교 안전공학과.
키타노카시쇼쿠닌(北の菓子職人) - 「오호츠크의 소금 맛」
산업경영공학과 일반 물리학 2주차 전기장, 가우스의 법칙 컴퓨터시뮬레이션학과, 2015년 2학기 교수 : 이 형 원
Performance analysis of SOFC+ST
뉴미디어 이용과 뇌 구조의 변화 <생각하지 않는 사람들>
2-3-1 민주 시민의 경제적 구실 3 (3)민주시민의 다양한 경제적 역할 주요 학습 내용 민주 시민의 다양한 경제적 역할
Lecture #6 제5장 기억장치 (1).
2-3-1 민주 시민의 경제적 구실 2 (2)민주 시민으로서의 생산자 역할 바람직한 기업의 활동 주요 기업의 사회적 책임 학습
노인의 건강증진 김해중앙병원 간호처장 김해대학 사회복지과 겸임교수 배 영 희.
과목명: 사회 학년 학기: 3학년 1학기 시장경제의 이해> 시장경제의 특성 ( 1 / 7 )
Presentation transcript:

신소재 기초 실험 OXIDATION(산화공정)

OXIDATION(산화공정) 실험의 목적 반도체 소자 제조 공정 중 하나로 고온(800-1200℃)에서 산소나 수증기(H2O)를 주입시키고 열을 가해 실리콘 웨이퍼 표면에 얇고 균일한 실리콘 산화막(SiO2)을 형성 시키는 공정이다. 실리콘 산화 막은 실리콘 표면에 원하지 않는 오염을 방지하는 역할 뿐 아니라 반도체 소자에서 매우 우수한 절연체(insulator)로 전류와 도핑물질(dopant)의 이동을 막는데 사용되는 물질로 고품질의 SiO2 박막을 성장시키는 산화 기술은 반도체 공정에서 매우 중요하다.

OXIDATION(산화공정) 산화막의 용도 확산공정 Mask layer 표면 보호 도핑 방법은 산화막에 패턴을 형성하고 도펀트를 확산 또는 이온 주입 시키는 것이다. 도핑 중 도펀트는 실제로는 산화층 내로 확산된다. 그러나, 실리콘보다는 산화막에서 천천히 확산된다. 산화막 두께를 충분히 두껍게 형성한 부분은 도펀트가 웨이퍼 표면에 닿는 것을 막을 수 있다. 표면 보호 첫 번째로 표면 보호는 실리콘의 비저항과 전도도는 0.001%의 dopant로도 변화한다. 그런데 공정 중에 생긴 오염으로 인해 저항과 전도의 형태가 바뀌고, 소자의 동작이 바뀌게 된다. 산화 실리콘의 층은 두 가지 방법으로 오염을 방지한다. 첫째, 오염물이 실리콘에 닿는 것을 막아준다. 둘째 산화층이 아래로 성장해감에 따라 새로운 표면이 형성된다. 원래 표면에 있던 오염물이 산화층 위로 올라가 덜 위험하게 된다. 소자간의 격리 – LOCOS(Local Oxidation of Silicon), STI Gate capacitor

OXIDATION(산화공정) 산화막의 용도 MOSFET에서의 유전체 + - n+ MOSFET에서는 source와 drain을 연결하는 channel을 형성하는 전하를 유기시키기 위해 의도적으로 gate에 충분히 얇은 산화막을 성장시킨다. 이러한 산화막을 게이트 산화막(Gate Oxide)이라고 한다. Source(S) Gate(S) Drain(S) p-type substrate Gate Oxide - + n+ Body(B)

(Deal-Grove Model of Oxidation) 딜-그로브의 열 산화 모델 (Deal-Grove Model of Oxidation) Si기판을 고온(1000℃ 전후)하에서 산소 등의 산화성 가스에 노출시키면, Si표면이 산화되어 SiO2 막이 형성된다. SiO2 막의 질과 두께를 제어하기 위해서는 산화기구를 알아야한다. 산소분자(O2)등의 산화 종이 우선SiO2막 표면에 흡착한 후, SiO2막 중을 확산에 의해 통과하여 Si 와 SiO2의 계면에 도달하면 그곳에서 Si와 반응(산화)하여 SiO2가 형성된다. 다시말해 SiO2 내에서의 실리콘 확산도는 O2 의 확산도보다 매우 작다. 따라서 화학반응은Si-SiO2의 경계면에서 일어난다. 이는 중요한 효과로 열 산화에 의해서 형성되는 경계면은대기 중에 노출되지 않는다. 따라서 불순물에 대해 비교적 자유롭다. Si의 산화를 고온에서 하는 이유는 상온에서는 Si 및 산소분자 모두 자연 산화층을 통해 확산할 수 있을 만큼 활동적이지 못하기 때문이다. 따라서 곧 반응은 멈추게 되고 이때 산화층의 두께는 25Å을 넘지 못한다.

OXIDATION(산화공정) Deal-Grove Model은 oxidation mechanism을 설명하는 model로써, oxidation reaction은 oxide/ambient gas interface 보다는 oxide/substrate interface 에서 일어난다고 가정하고, 다음 3가지 현상들에 의해 일어난다. ① Ambient gas에서 Oxide표면으로의 확산 : F1 Boundary/Stagnant Layer Oxide Substrate δs ② Oxide Layer를 통해 oxide/substrate interface로의 확산 : F2 ③ Substrate과 반응 : F3

OXIDATION(산화공정)

OXIDATION(산화공정) 실험 순서 사용 장비 Wafer Cleaning Wet station oxidation furnace Patterning Wet station measurement Afm

Ethyl alcohol & Acetone Diluted hf etchant (hf:d.i. water = 1 : 6) OXIDATION(산화공정) Wafer clearning Ethyl alcohol & Acetone 유기물 제거 Rince in d.i. water , 360s Rince in d.i. water , 360s dry Diluted hf etchant (hf:d.i. water = 1 : 6) 10s Native oxide 제거

OXIDATION(산화공정) 산화공정 변수 Oxidants( 산화제 : H2O, O2) H2O의 용해도는 O2보다 103배 *습식 산화 : 성장율〔111〕>성장율〔100〕, T<1200℃ 성장율〔111〕=성장율〔100〕, T>1200℃ 저온에서는 linear growth rate 고온에서는 parabolic growth rate *건식 산화 : 항상 성장율〔111〕>성장율〔100〕

OXIDATION(산화공정) 산화공정 변수 2. Wafer crystal orientation(〔111〕, 〔100〕) 단위면적당 Si원자 개수 (원자밀도)=U S100 = a2 U100 = 2/a2 S111 = ½ x (√2a)2 x √3/2 = √3/2a2 U111 = 2/√3(2/a2) U111 > U100 〔100〕 a Si 〔111〕 √2a Si

OXIDATION(산화공정) 산화공정 변수 3. Dummy wafer Oxidants: O2, H2 Furnace 내에서 gas의 흐름 4. Doping concentration -많이 도핑 된 실리콘은 산화 특성이 변하게 된다. 인을 도핑하면 산화율은 비선형률 상수에 따라 변하는 것이 아니라 선형률 상수에 따라 증가하게 된다. 반면 비소는 선 형률 상수에 영향을 받지 않고 비선형률 상수에 따라 증가한다. 이런 효과들은 산화과정 동안에 불순물들이 재 분포되기 때문이다.

OXIDATION(산화공정) 산화공정 변수 5. Surface status 6. Pressure -Linear growth rate의 활성화 에너지를 낮추는 것 -표면결함을 만들어 확산계수를 변화시킨다. 6. Pressure -압력이 낮으면 산소 분압이 높이지게 되고, 산화율이 증가된다. 7. Temperature -실리콘 산화막은 수증기나 순수한 산소 분위기하에서 일반적으로 1000~1200℃의 높은 온도로 웨이퍼를 가열하면 얻을 수 있다. 이런 높은 온도에서는 수증기나 산소가 모두 실리콘 산화막으로 전이된다. 그때 산소가 실리콘 표면에 도달하면 실리콘과 결합하여 실리콘 산화막을 형성한다. 8. Time

Atomic Force Microscopy OXIDATION(산화공정) Atomic Force Microscopy Schematic of AFM Laser Photodiode Piezo Cantilever Sample x,y,z Scanner Feedback and x,y,z Scan Control Display (CD-ROM)

Atomic Force Microscopy Interatomic force vs. distance curve. OXIDATION(산화공정) Atomic Force Microscopy Interatomic force vs. distance curve.

DFM(Dynamic Force Mode) OXIDATION(산화공정) SPM Operation Modes Contact Mode Provide atomic resolution in air Destructive method for soft sample DFM(Dynamic Force Mode) <Non-Contact Mode> <Intermittent Mode> Nondestructive method for soft sample Suitable mode for the rough and sticky surface

OXIDATION(산화공정) 500 cycle ITO (Contact mode) OTFT (Non-contact mode) Pattern image-3D (Contact mode) Charging image-3D (Non-contact mode) Positive charge Negative charge 500 cycle