(a) Input and output voltages Op Amp Circuit 그림(a)와 같은 input으로 output을 얻고 싶다면 Op amp를 이용한 회로 (b)에서 저항과 capacitor를 어떻게 설계해야 하는가? (a) Input and output voltages 입력이 정현파일 때의 선형 전기회로에서의 정상상태 응답을 구해 본다. (b) Proposed circuit

Steady-State Sinusoidal Analysis - 대부분 전력 시스템은 sinusoidal steady-state에서 가동. - 비 정현파 전원에 의한 거동을 예측 가능. - 전기 시스템 설계를 단순화. Root-Mean-Square Values 

Applications of Frequency Bands (I)

Applications of Frequency Bands (II)

Sinusoidal Steady-State Solution Transient component Steady-state component - Sinusoidal steady-state Solution의 특징 1. Sinusoidal function 2. R, L, C 가 상수이면, 구동 주파수와 응답 주파수가 같다. ⇒ phasor 도입. 3. 크기는 달라진다. ⇒ 4. 위상도 달라진다.

Phasor Example - 정현적 정상 상태의 해석을 위해서 Phasor를 도입. Phasor transform P 를 이용하면 phasor quantity V 는 Example

Phase Relation V1 leads V2 by 60º (V1 은 V2보다 60도 앞선다) V2 lags V1 by 60º (V2 는 V1보다 60도 뒤진다)

Inductance 따라서, The current lags the voltage by 90º. (a) The time domain v-i relationship for an inductor (b) The phasor relationship for an inductor

Capacitance 따라서, The current leads the voltage by 90°. (a) The time domain v-i relationship for a capacitor (b) The phasor relationship for a capacitor

Resistance V = R I (a) The v-i time domain relationship for R (b) The phasor relationship for.

Impedance and Admittance Z(Ω) Z = V / I , polar form exponential form rectangular form Admittance G : conductance B : susceptance Im Re Reactance R Resistance Resistive Inductive Capacitive Reactance Impedance

Differential Equation with Phasor 정현적 정상 상태 해 iss(t) = Re (Imejb ejwt ) 로 추정할 수 있다. 가령, 다음의 미분 방정식에 대입하면, 임의의 시간에 대해서 성립해야 하므로 이 성립. R(Ω) + _ R(Ω) L(H) Time domain _ + Frequency domain

Kirchhoff’s Laws in the Frequency Domain KVL in the frequency domain V1, V2,….., Vn : closed path의 전압들. V1 +V2 +…..+Vn =0 : KVL in the time domain. Sinusoidal steady state 에서는 KVL in the frequency domain KCL in the frequency domain

Analytic Techniques in the Frequency Domain V= Z I 를 이용. Z : impedance 저항 회로를 해석할 때와 같은 방법을 사용. 1. Series-parallel simplification 2. Delta-to-Wye transformation 3. Node-voltage analysis 4. Mesh-current analysis 5. Superposition 6. Thévenin-Norton equivalent circuits 7. Source transformation

Series and Parallel Simplification Zn Z2 Z1 a b + - a b Zn Z2 Z1 + - Admittance 단위 : Siemens. R G ( =1/R , conductance) L 1 / j L (inductive admittance) -1 /  L (inductive susceptance) C j C (capacitive admittance)  C (capacitive susceptance)

Delta-to-Wye Transformation b Zc Zb Za a b c Z1 Z2  Z3 c X X

Node-Voltage Method 위 회로에서 Ia, Ib, Ic 를 구하라. Example 아래의 회로에서 이다. V1, V2 를 구하면 Ia, Ib, Ic 를 구할 수 있다. KCL에서 세 식에서 V1, V2 , Ix 를 구할 수 있다.

Mesh-Current Method Example 를 구하라. 아래의 회로에서 이다. 를 구하면 를 구할 수 있다. 를 구하면 를 구할 수 있다. 세 식에서 를 구할 수 있다.

Source Tr. and Thévenin-Norton Equivalent Circuits Source transformation in the frequency domain + – Zs a b a b Zs Thévenin equivalent circuit Norton equivalent circuit a + – Zth a b b Zth

Phasor Diagrams 전류는 전압보다 90o 뒤진다. An RLC circiut 인덕터에서 즉, 전류는 전압보다 90o 뒤진다. 캐패시터에서 즉, 전류는 전압보다 90o 앞선다 ,

Phase Compensation(I) L1 R1 +– R2 + – 부하 배전선 (a) 부하에 캐패시터 부하를 추가시켰을 때의 영향을 조사. 여기서 VL 의 크기가 일정하도록 Vs 를 조절한다고 가정. 그림 (b)에서 (1) VL 의 크기가 일정하도록 하므로 VL 을 기준으로 함. L2  jL1 R1 +– jL2 R2 + – (b) 부하에 캐패시터 추가  위상 일치 (2) IL 은 인덕터에 흐르는 전류이므로 VL 에 비해서 90º lagging. + – R1 jL1 +– R2 jL2 (c)

Phase Compensation (II) (3) I = IR + IL 이며, 배전선에서의 전압 강하는 I ( R1 + jwL) 이다. + – R1 jL1 +– R2 jL2  (b) 부하에 캐패시터를 추가 + – R1 jL1 (4) +– R2 jL2 (c) 캐패시터를 추가하면 전(全) 전류가 준다 (IL 과 IC 가 반대방향). 배전선의 전압강하가 감소. 부하(대부분 저항과 인덕터)가 증가해서 IR 과 IL 이 커지면 VL 을 일정하게 하기 위해서 Vs를 증가시켜야 함. 이 때 부하에 캐패시터를 추가해서 전 전류를 감소시켜 Vs 를 크게 하지 않고 VL 을 일정하게 함. (5) 그림 (c)에서 (6)

Safety Concerns – High Voltages and dc versus ac 1. 120 Vrms ac 와 220 Vrms ac - 120 V ac 의 충격은 견딜 만(?) 하다. - 그러나, 220 V ac 의 충격은 아주 짧은 시간에 두꺼운 고무창의 신발을 신고 있지 않다면 그렇지 못하다. - 10 mA 의 지속적인 전류는 심장을 멎게 할 수 있다. - 따라서, 전기기구를 다룰 때에는 파워가 끊어져 있을 것이라고 가정하지 말고, 눈으로 확인하라. 그리고, 작업 시작 전에 전압계로 전압을 확인하라. 2. 120 Vrms ac 와 120 V dc - 영화를 보면 hot wire 를 잡고 놓지 못하는 것을 볼 수 있다. - 그런데, 120 V ac 와 120 V dc 는 경우가 다르다. - 그림과 같이 ac 의 경우, 낮은 전압이 가해지는 시간이 있고, 이 때 hot wire 로 부터 떨어질 수 있다. - 그림에서와 같이 20 V 이하가 되는 시간이 약 8.3 ms 인데 이 때 떨어질 수 있다. - dc 의 경우는 계속적으로 높은 전압이 유지되므로 떨어질 수 없다. Interval of time when sinusoidal voltage is near zero volts.

Hot Wire (a) physical details Single phase of house wiring (b) schematic representation Single phase of house wiring

Safety Concerns – dc Voltages and High Frequency 3. Low dc voltages - 자동차 배터리로부터의 12 V dc 도 위험하다. - 전압은 낮지만 수 A 의 전류를 흘릴 수 있는 전원이다. - 몸(피부, 접촉부)의 저항이 낮으면 많은 전류가 몸을 통해 흐를 수 있다. - 젖은 손이나 반지 등이 자동차 배터리의 양극에 접촉되면 많은 전류가 몸을 통해 흘러 위험하게 된다. 4. High frequency supplies - 2.45 GHz, 120 V 의 microwave oven 은 몹시 위험한 기기이다. - 그림과 같이 철저히 차폐를 하게 되어 있지만 믿을 것은 못 된다. - 따라서, 요리 중에는 15 cm 이상 떨어져서 보는 것이 좋다. - 더 좋은 것은 다른 일을 하는 것이다. - 같은 이유에서 라디오 송신탑 근처에는 접근하지 말라는 경고가 있다. - 540 kHz 를 송출하는 송신기에 3 m 정도 접근하면 심하게 다칠 수 있다. - 형광등을 송신탑에 가까이 가져가면 형광등 내 분자들이 여기하여 발광하는 것을 볼 수 있지만 절대 하지 말 것. Series safety switches in a microwave oven.

(a) Input and output voltages Op Amp Circuit (I) 그림(a)와 같은 input으로 output을 얻고 싶다면 Op amp를 이용한 회로 (b)에서 저항과 capacitor를 어떻게 설계해야 하는가? 입력이 정현파일 때의 선형 전기회로에서의 정상상태 응답을 구해 본다. (a) Input and output voltages Phasor 를 이용하여 설계한다. (b) Proposed circuit

Op Amp Circuit (II) 그런데 입력과 출력 전압은 아래와 같은 관계에 있으므로 윗 식에서 gain 이 2, 위상이 120 도가 되어야 한다. 식이 두 개이고 변수 3개 (저항 2 개, 캐패시터 1 개 )이니 방정식으로는 안 풀린다. 적당한 소자 조합을 구한다. 적당하다는 의미는 가격이나 구하기가 용이하면서 설계 조건을 만족하는 것이다.