4 PN 접합과 금속-반도체 접합-Part 1 IT CookBook, 현대 반도체 소자 공학

학습목표 두 개의 서로 다른 물질을 함께 결합하여 형성한 소자들의 이해 PN 접합과 금속-반도체 접합을 정 바이어스와 역 바이어스 조건에서 분석 공핍층과 소수 캐리어 주입 태양 전지와 발광 다이오드 정류성 접촉과 옴성 접촉

목 차 part 1 : PN 접합 1. PN 접합 이론의 기초적 요소 2. 공핍층 모델 3. 역 바이어스된 PN 접합 4. 커패시턴스-전압 특성 5. 접합 항복 6. 정 바이어스 상태에서 캐리어 주입-유사평형 경계 조건 7. 전류 연속 방정식 8. 정 바이어스된 PN 접합에서 과잉 캐리어 9. PN 다이오드 IV 특성 10. 전하 축적 11. 다이오드의 소신호 모델 3

목 차 part 2 : 광전 소자에의 응용 12. 태양전지 13. 발광 다이오드와 고체 조명 14. 다이오드 레이저 15. 광 다이오드 part 3 : 금속-반도체 접합 16. 쇼트키 장벽 17. 열전자 방출 이론 18. 쇼트키 다이오드 19. 쇼트키 다이오드의 응용 20. 양자 역학적 터널링 21. 옴성 접촉 22. 장 요약 4

Part 01 PN 접합 PN 접합 정류성의 전류-전압(I –V ) 특성을 갖는 정류기 혹은 다이오드(diode) 트랜지스터를 이해하는 데 중요한 공핍층, 유사평형 경계 조건, 연속 방정식, 그리고 기타 다른 도구 및 개념의 이론적 학습을 위한 도구 [그림 4-1] PN 접합은 도너 주입 혹은 확산을 통해 P형 반도체 층을 N형으로 반전시켜 제조할 수 있다. [그림 4-2] PN 접합의 정류성 IV 특성

Section 01 PN 접합 이론의 기초적 요소 계단 접합(step junction) 가정 P층과 N층은 각각 억셉터 농도 Na와 도너 농도 Nd의 균일 도핑 가정 PN 접합의 에너지 밴드 다이어그램과 공핍층 평형상태에서는 단 하나의 페르미 준위(Fermi level)만 존재 EF에 해당하는 수평선을 그리고, 접합으로부터 먼 한 쪽은 N형 반도체 (EF 에 가까운 Ec를 갖고)이고 다른 한 쪽에는 P형 반도체(EF 에 가까운 Ev를 갖는 것). N층부터 P층까지 일정한 Eg만큼 간격을 유지하면서 Ec 를 따라 부드러운 곡선을 그림. PN 접합이 세 층, 즉 중성 N층, 중성 P층, 그리고 중앙에 공핍층(depletionlayer)으로 나누어짐. 가운데 층에서, EF는 Ev에도 Ec 에도 가깝지 않으므로 전자 농도와 정공 농도가 모두 매우 적음. 수학적 간편성을 위해 을 가정. 공핍층이란 말은 그 층에 전자와 정공들이 공핍되어 있다는 것을 의미.

Section 01 PN 접합 이론의 기초적 요소 PN 접합의 에너지 밴드 다이어그램과 공핍층 [그림 4-3] (a)~(b) PN 접합의 에너지 밴드 다이어그램을 구성하는 중간 단계, (c)~(d) 완성된 밴드 다이어그램

Section 01 PN 접합 이론의 기초적 요소 내부 전위 정류성의 PN 접합에 전압계를 연결하여 내부 전위 φbi를 측정할 수 없는데, 그 이유는 어떤 폐 루프일지라도 그 폐 루프 내의 각종 PN 접합, 반도체-금속 접촉, 금속과 전선 접촉 등에서 발생하는 모든 내부 전위의 순 합계는 0이 되기 때문 => 그러나 내부 전압은 실존 N영역 : P영역 : 실리콘의 φbi는 약 0.9V [그림 4-4] (a) PN 접합. 에너지 밴드 다이어그램 (b)의 내부 전위는 전위 그림 (c)의 위와 아래를 뒤집은 형태의 거울상을 보여준다.

Section 01 PN 접합 이론의 기초적 요소 포아송 방정식 전하량 밀도가 주어져 있을 경우 전위 분포를 찾는 데 유용 가우스 법칙으로부터 [그림 4-5] 포아송 방정식을 유도하기 위해 사용되는 반도체 내의 작은 체적

Section 02 공핍층 모델 공핍층에서 전계와 전위 공핍층의 P쪽에서 C1은 적분 상수이고, 이는 x = xp에서 E = 0인 경계 조건에 의해 결정 공핍층의 N쪽에서 x=0에서 위 두 식이 같다고 놓으면 음 전하량의 면적 밀도(좌변)는 양 전하량의 면적 밀도(우변)와 같고 공핍층에서 순 전하는 0 접합 양쪽에서 각 공핍층의 폭은 도펀트의 농도에 반비례 공핍층은 상대적으로 도핑을 적게 한 쪽으로 주로 침투하고, 따라서 강하게 도핑된 물질의 공핍층 폭은 종종 무시되고 금속과 같이 취급 농도 차가 매우 큰 비대칭인 접합 : 일방형 접합(one-sided junction)

Section 02 공핍층 모델 공핍층에서 전계와 전위 [그림 4-6] (a) 계단 PN 접합, (b) 공핍 근사, (c) 공간 전하 분포도, (d) ρ/εs의 적분으로 구한 전계(포아송 방정식), (e) –E 을 적분하여 구한 전계, (f) 에너지 밴드 다이어그램

Section 02 공핍층 모델 공핍층에서 전계와 전위 E = -dV/dx를 이용하고 위 식을 적분하면 x = xp에서의 전압을 V = 0인 기준점으로 택함 공핍층의 N쪽에서 여기서 D는 V(xN) = φbi에 의해 결정([그림 4-6(e)] 및 식 (4.1.2) 참조)

Section 02 공핍층 모델 공핍층의 폭 x = 0에서 식 (4.2.6)과 (4.2.7)을 같게 놓고, 식 (4.2.5)를 사용하면, => : 총 공핍층 폭(depletion-layer width), Wdep으로 표시 만약 P+N에서처럼 이면, 만약 N+P에서처럼 이면, 공핍층 폭은 상대적으로 더 적게 도핑된 쪽의 도핑 농도에 의해서 결정됨

Section 02 공핍층 모델 공핍층의 폭

Section 03 역 바이어스된 PN 접합 P 영역과 비교하여 N 영역에 양의 전압이 가해질 때, PN 접합은 역방향 바이어스(reverse-bias) 역 바이어스 상태에서는 매우 작은 전류가 흐름. 그 이유는 바이어스 극성으로 인해 P에서 N쪽 방향으로는 전자가 흘러야 하고 N에서 P쪽 방향으로는 정공이 흘러야 하는데, P쪽에는 전자(소수 캐리어)가 거의 없고 N쪽에는 정공이 거의 없기 때문 전류는 무시할 정도로 작고, 중성 영역에서 IR 강하 역시 무시할 수 있을 정도. 따라서 모든 역 바이어스 전압은 공핍층에 걸리게 됨. 접합이 더 역 바이어스되면 공핍층은 더 넓어짐 역 바이어스 하에서, 공핍층은 그것에 걸린 큰 전압 강하를 감당하기 위해 넓어질 필요가 있음 [그림 4-7] 역 바이어스된 PN 접합. (a) 역 바이어스의 극성, (b) 바이어스 없는 에너지 밴드 다이어그램, (c) 역 바이어스 상태에서의 에너지 밴드 다이어그램

Section 04 커패시턴스-전압 특성 공핍층 커패시턴스 공핍층과 중성N 및 P 영역은 유전체와 두 개의 도체로 볼 수 있으므로 PN접합은 평행판 커패시터로 모델링 공핍층 커패시턴스(depletion-layer capacitance) 공핍층 커패시턴스는 접합의 면적을 줄이거나 Wdep을 증가시켜 낮출 수 있는데, Wdep의 증가는 도핑 농도를 줄이거나 역 바이어스를 가함으로써 혹은 두 가지를 모두 적용함으로써 가능 Wdep＝0.1μm일 때 C≈1fF/μm2 [그림 4-8] 평행-판 커패시터로서의 PN 접합

Section 04 커패시턴스-전압 특성 C-V 데이터로부터 도펀트 농도와 내부전위 결정 과 사이의 그래프에서, 선의 기울기로부터는 N(일방형 접합에서 적게 도핑된 쪽의 도펀트 농도; 식 (4.2.12) 참조)을 결정하고, 수평축과의 교차점으로부터는 내부 전위 φbi를 결정 [그림 4-9] PN 접합의 C-V 데이터로부터 그림을 그리는 통상적 방법

Section 04 커패시턴스-전압 특성 C-V 데이터로부터 도펀트 농도와 내부전위 결정

Section 05 접합 항복 역 바이어스된 PN 접합이 무시될 정도의 작은 전류를 흘리다가 임계 역 바이어스에 도달되어 접합 항복(junction breakdown)이 일어나면 급격한 전류 증가 접합 항복이라고 해서 본질적으로 파괴되는 현상을 의미하는 것은 아님. 만약 전류가 외부 회로에 의해 적절한 값으로 제한되어 PN 접합에서 열 소모가 과하게 일어나지 않는다면, 역방향 항복상태에서 안전하게 동작. 제너 다이오드(Zener diode) : 항복 전압을 갖고 항복 모드에서 동작하도록 설계된 PN 접합 다이오드 [그림 4-10] PN 접합에서 역방향 항복. (a) IV 특성, (b) 제너 보호 회로 혹은 정전압 회로

Section 05 접합 항복 피크 전계 역 바이어스 전압이 증가할 때, 피크 전계 E p도 함께 증가하다가 어떤 임계값 E crit에 도달할 때 항복(breakdown)이 발생 x = 0에서 피크전계는 E p를 E crit과 같다고 놓고, 항복 전압 VB를 도핑 농도로 표현하면 주의 : 일방형 접합에서 N은 도핑이 낮은 쪽의 도핑 농도

Section 05 접합 항복 터널링 항복 고농도로 도핑된 접합이 역 바이어스될 때, P쪽 가전자 대역의 다량의 전자는 N쪽 전도 대역의 빈 상태와 매우 짧은 거리를 두고 분리되어 전자의 터널링이 발생 : 터널링 항복 [그림 4-12] 터널링 항복. (a) 제로 바이어스에서 고농도 도핑된 접합, (b) 역 바이어스에서 가전자 대역으로부터 전도 대역으로 터널링하는 전자, (c) IV 특성

Section 05 접합 항복 터널링 항복 터널링 전류 밀도는 (G, H는 상수) 터널링 항복이 발생하는 임계 전계는 H에 비례하고, H 는 Eg의 3/2 제곱에 비례하며 터널링 캐리어 유효 질량의 1/2 제곱에 비례 Si의 경우 임계 전계는 약 터널링 전압은 터널링은 N이 매우 크고 전압 VB 가 (수 V 아래로) 아주 낮을 때 우세하게 발생하는 항복 메커니즘 다음 절에서 설명될 애벌런치 항복은 이보다 더 높은 VB 값에서 발생하는 다이오드 항복 메커니즘

Section 05 접합 항복 애벌런치 항복(avalanche breakdown) 전계가 점점 증가하면서, 공핍층을 가로지르는 전자는 점점 더 높은 운동 에너지를 얻고, 그 중 일부는 전자를 가전자 대역으로부터 전도 대역으로 옮길 정도로 충분히 큰 에너지를 가지고 전자-정공 쌍을 생성 : 충돌 이온화 충돌 이온화로 생성된 전자와 정공들 역시 전계에 의해 가속되고, 그 결과로 계속되는 충돌 이온화에 의해 더욱 더 많은 캐리어를 생성(게다가 정공은 왼쪽으로 가속되면서 전자를 위쪽으로 생성시켜 포지티브 피드백을 제공) E p가 E crit에 도달했을 때, 캐리어 생성율과 역방향 전류는 갑자기 증가 : 애벌런치 항복 [그림 4-13] 충돌 이온화에 의한 전자-정공 쌍의 생성. 들어오는 전자는 전자-정공 쌍을 생성하기 위해 자신이 갖는 운동 에너지를 잃는다.

Section 05 접합 항복 애벌런치 항복 에서 φbi항이 무시된다고 하면 따라서 위 식은 큰 항복 전압이 요구되면 접합의 도핑 농도를 낮추는 것이 효율적 충돌 이온화를 유발하기 위해 캐리어가 가져야 하는 에너지는, 밴드 갭 에너지 Eg가 증가하면 함께 증가(그에 따라 E crit도 증가) 따라서 Na와 Nd가 주어졌을 때, Ge 다이오드에서 Si 다이오드로, 그리고 GaAs 다이오드로 가면서 Eg가 증가하기 때문에 항복 전압은 점점 증가

Section 05 접합 항복 고전압 소자의 응용 IC 소자의 접합 항복 전압은 전형적으로 20V 이하인 반면, 실리콘 전력 소자(power device)는 접합 항복 전압이 매우 높아 100~1,000V에서 동작 가능 그들은 가솔린-전기 하이브리드 자동차, 디젤-전기 기차, 도시 지하철 열차, 그리고 산업 공정 등을 제어하는 데 사용 실리콘 전력소자는 HVDC, 즉 고전압DC(high-voltage DC) 유틸리티 전력 전송 시스템에서도 사용 : 기가-와트 전력이 발전기 끝단(예를 들어, 미 북서쪽)에서 AC로부터 DC로 변환된 후 HVDC 전력으로 전송되고, 다시 소비자 시장 끝단(예를 들어, 남부 캘리포니아)에서 전압을 하강 변환하여 분배하기 위해 AC로 재변환 AC 전송과 비교하여, HVDC는 전력망 안정도를 향상시키고 전력 전송 손실을 감소시킴

Section 06 정 바이어스 상태에서 캐리어 주입 정 바이어스 전압 V는 장벽 높이를 φbi에서 φbi-V 로 축소시키며, 이는 드리프트 전계를 축소시키고, 제로바이어스에서 존재하던 확산과 드리프트 간의 평형을 깨뜨려, 전자들이 N쪽에서 P쪽으로 확산할 수 있게 됨 : 소수-캐리어 주입(minority-carrier injection) 유사하게, 정공은 P쪽에서 N쪽으로 주입 장벽이 축소되면, N쪽에서 “볼츠만 꼬리(Boltzmann tail)”에 해당하는 부분의 많은 전자들이 P쪽으로 움직일 수 있어, 장벽이 높았을 때보다 더 많은 수의 전자가 xP에 존재하게 되고, 더 많은 수의 정공이 xN에 존재함 [그림 4-14] 정 바이어스는 접합 장벽을 φbi – V 로 축소시키며, 전자와 정공이 축소된 장벽을 넘어 주입되도록 한다.

Section 06 정 바이어스 상태에서 캐리어 주입 N쪽과 P쪽에서 의사 페르미 준위의 위치는 다음 식에 의해 계산 공핍층이 좁기 때문에 EFn은 xP까지 일정하게 유지된다고 가정하면, 중성 P 영역의 끝에서 전자농도 : nP0는 P 영역의 평형 전자 농도이고, 이는 로 나타냄. 소수 캐리어 농도는 배 증가 [그림 4-15] xP에서의 n (중성 P 영역 가장자리에서의 전자 농도)은 Ec -EFn에 의해 결정된다. 마찬가지로, xN에서의 p는 Ev -EFp에 의해 결정된다.

Section 06 정 바이어스 상태에서 캐리어 주입 유사평형 경계조건 (쇼클리 경계조건) 정 바이어스 전압 V 가 공핍층 가장자리에서의 소수 캐리어 농도를 인자 배만큼 증가시킴 인자 의 크기는 보통 0.6V 정 바이어스일 때 1010 위 식의 V 는 양(정 바이어스)일 수도 있고 음(역 바이어스)일 수도 있음 V 가 큰 음수일 때, n(xP)와 p(xN)이 0이 되는 상황 : 소수 캐리어 추출 다음의 과잉 소수 캐리어(excess minority carrier) 농도를 기억하라.

Section 06 정 바이어스 상태에서 캐리어 주입

Section 06 정 바이어스 상태에서 캐리어 주입 캐리어 주입(계속)

Section 07 전류 연속 방정식 전류 연속 방정식 상자 내의 정공 수 : A·Δx·p 초당 상자 속으로 흘러 들어 가는 정공의 수 : A·Jp/q (초당 이 상자 속으로 흘러들어가는 정공 수) = (초당 이 상자 밖으로 흘러나가는 정공 수) +(초당 이 상자 속에서 재결합하는 정공 수) [그림 4-16] 정상 상태에서, 초당 이 상자 속으로 흘러들어 가는 정공 수는 초당 상자 밖으로 흘러나가는 정공 수와 초당 상자 속에서 재결합으로 손실되는 정공 수를 합한 양과 같다.

Section 07 전류 연속 방정식 전류 연속 방정식(계속) Δx → 0의 극한을 취하면 τ 는 캐리어 재결합 수명 재결합이 없을 때만 dJp/dx가 0이 되고, 상자 내에서 재결합으로 사라진 정공을 공급하기 위해서 Jp(x)는 Jp(x+Δx) 보다 커야 함 소수 캐리어 전류는 확산에 의한 것이 우세하므로 (드리프트 성분 무시), 위 식을 N쪽에 적용하여, 소수 캐리어 전류 Jp 를 확산 전류로 치환하면 : (소수 캐리어)정공의 확산 길이 : (소수 캐리어)전자의 확산 길이

Section 08 정 바이어스된 PN접합에서 과잉 캐리어 경계조건은 일반해는 [그림 4-17] 정공이 N쪽으로 주입된 이후의 움직임을 분석하기 위한 PN 다이오드 구조

Section 08 정 바이어스된 PN접합에서 과잉 캐리어

Section 08 정 바이어스된 PN접합에서 과잉 캐리어 소수 및 다수 캐리어 분포와 의사-페르미 준위

Section 08 정 바이어스된 PN접합에서 과잉 캐리어

Section 08 정 바이어스된 PN접합에서 과잉 캐리어

Section 09 PN 다이오드 IV 특성 PN 다이오드 IV 특성 식 (4.8.2)와 (4.8.3)을 사용하면, N쪽에서 Jp와 P 쪽에서 Jn은 총 전류 = 모든 x에서 총 전류

Section 09 PN 다이오드 IV 특성 PN 다이오드 IV 특성 A는 다이오드의 면적이고, 다이오드 전류가 큰 역 바이어스(음의 V )에서 -I0로 포화되기 때문에 I0는 역 포화 전류라고 함 Si PN 다이오드는 상온에서 약 0.6V의 턴-온 전압을 가지며, 턴-온 전압은 온도가 높아지면 낮아짐 [그림 4-21] 온도가 증가하면 더 낮은 전압 쪽으로 실리콘 PN 다이오드의 IV 곡선이 이동한다.

Section 09 PN 다이오드 IV 특성 다이오드 IV 세미로그 도표 다이오드 모델은 직선의 기울기가 10배당 (ln10)kT/q 혹은 상온에서 10배당 60mV의 기울기를 갖는 것을 예견 (정 바이어스 때) 회로 시뮬레이터에서 사용되는 I0는, Na, Nd, τn, τp가 일반적으로 정확히 알려져 있지 않고 x에 따라서 변화할 수 있기 때문에 식 (4.9.5)를 사용하여 계산하는 것보다는, 보통 정 바이어스 IV 데이터에 맞춤으로써 결정 [그림 4-22] 다이오드 IV 측정 곡선의 세미로그 도표(1cm2로 표준화). 색 곡선으로 표시된 식 (4.9.4)의 그래프는 매우 낮은 전류 영역을 제외하고는 정방향 전류에 대하여 정확하게 맞는다. 역방향 전류는 공핍층에서의 열 생성 때문에 증가한다.

Section 09 PN 다이오드 IV 특성 온도 센서로서의 PN 접합 고온이 되면 위 식에서 ni가 커지기 때문에, 다이오드의 특정 전류 값 I를 흘리기 위해 가해주어야 하는 전압 V는 더 작아짐 이 특징은 간단한 IC 기반 온도계를 만드는 데 사용될 수 있음 [그림 4-21] 온도가 증가하면 더 낮은 전압 쪽으로 실리콘 PN 다이오드의 IV 곡선이 이동한다.

Section 09 PN 다이오드 IV 특성 공핍 영역으로부터 전류 기여 J 이 식 (4.9.3)은 xN과 xP 사이에서 Jp와 Jn은 변화하지 않는다고 가정 결과적으로, 이 식(4.9.5)는 공핍 영역 내에서 전자와 정공들은 재결합하지도 않을 뿐더러 생성되지도 않는다는 것을 가정 실제로는 공핍 영역 내에서 순 캐리어 재결합 혹은 순 캐리어 생성이 존재하고, 이들은 정방향 전류와 역방향 전류에 기여 : 공간-전하 영역 전류(space-charge region current), SCR 전류(SCR current) .

Section 09 PN 다이오드 IV 특성 공간-전하 영역 전류 공핍 영역 내부에서, 식 (2.8.1)과 (2.8.2)를 곱하면 재결합 비율이 최대가 되는 조건 : 단위 체적당 순 재결합(생성) 비율 : 여기에서 τdep은 공핍층에서의 생성/재결합 수명 -1항이 있어 V=0(평형)일 때 재결합/생성 비율 값은 0 이 됨 생성된 캐리어들은 전계에 의해 N과 P 영역 쪽으로 각각 쓸려 지나가게 되고, 이 전류는 식 (4.9.4)에 추가적인 전류 성분이 됨 두 번째 항은 SCR 전류

Section 09 PN 다이오드 IV 특성 공간-전하 영역 전류 정 바이어스 하에서, 10-7A 이하에서 120mV/decade에 해당하는 기울기를 갖는 여분의 전류 [그림 4-22] 이 비이상적 전류(nonideal current)는 바이폴라 트랜지스터가 저전류 영역에서 동작할 때 낮은 이득을 갖게 되는 원인이 됨(8.4절 참조) 역 바이어스 하에서 역방향 누설 전류, 즉 식 (4.9.9)는 => 접합 누설 전류는 DRAM(dynamic random access memory) 기술에서 매우 중요한 이슈이고(6.15.2절 참조) 영상 소자에서 잡음을 생성시킴(5.10절 참조) 이런 소자를 제조할 때는 재결합 트랩의 밀도를 최소화하기 위하여, 고도로 청결한 거의 결정 결함이 없는 공정을 거치도록 함으로써, 생성/재결합 수명을 길게 만들어 주기 위한 각별한 주의가 요구됨

Section 10 전하 축적 축적된 전하와 전류 간의 관계 정 바이어스되었을 때 과잉 전자와 정공들이 PN 다이오드 내에 존재 [그림 4-19] : 전하 축적(charge storage) 축적된 전하는 pN'(0)과 nP'(0)에(즉, 에) 비례하고, I 또한 에 비례하므로, 따라서 축적된 전하 Q[C]는 I에 비례 I 는 다이오드에 주입하는 소수 전하 주입의 비율이므로, 정상 상태에서 이 비율은 전하 재결합 비율인 Q/τs와 같아야만 함(2.6절 참조) : τs는 전하-축적 시간(charge-storage time). 일방형 접합에서, τs는 상대적으로 더 적게 도핑된 쪽에서의 재결합 수명이고, 그 쪽으로 전하가 주입되고 거기에서 재결합이 발생 일반적으로 τs는 N쪽과 P쪽에서의 재결합 수명의 평균치

Section 11 다이오드의 소신호 모델 다이오드 소신호 모델 정 바이어스에서 qV/kT ≫1을 가정하면 상온에서 G = IDC/26mV 소신호 커패시턴스 = 확산 커패시턴스 = 전하-축적 커패시턴스 다이오드 RC 지연은 바로 전하 축적 시간 τs 다이오드 커패시턴스를 측정하면 τs 결정 가능 [그림 4-23] PN 다이오드의 소신호 등가 회로

Section 11 다이오드의 소신호 모델 다이오드 소신호 모델 보다 정확하게 하면, 다음 두 커패시턴스를 합해야 함 강한 정 바이어스 상태에서, 확산 커패시턴스는 보통 공핍 커패시턴스 Cdep을 압도함 확산 커패시턴스와 공핍 커패시턴스 모두 소자와 회로의 동작을 느리게 하므로 바람직하지 못함

4장 PN 접합과 금속-반도체 접합 – part 1 끝 Thank You 4장 PN 접합과 금속-반도체 접합 – part 1 끝