실험1. 연산 증폭기 특성 전자전기컴퓨터공학부 2002003544 방기영
1. 실험 목적 연산 증폭기의 이득은 출력단에서 입력단으로의 외부 부귀환 루프에 의해 결정됨을 실험으로 확인한다. 비반전 증폭기와 반전 가산기를 연산 증폭기를 이용하여 구성한다. 입력 바이어스 전류를 측정하고, 출력 옵셋 전압의 영향을 분석 한다. u741의 슬루율을 계산한다.
2.0 이론적 배경 OP-AMP는 두 개의 입력단자와 한 개의 출력단자를 가지며, 두 입력단자 전압간의 차이를 증폭하는 증폭기로써 입력단은 차동 증폭기로 되어 있다. OP-AMP를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 부른다.
2.1 이상적인 연산증폭기 전압이득 : AV = ∞ 입력저항 : Rin = ∞ 출력저항 : Rout = ∞ 대역폭 : B = ∞ 오프셋 전압과 전류 : 0 온도에 따른 소자 파라미터 변동이 없다. Cf. 가상접지…
2.2 반전 증폭기
2.3 비반전 증폭기
2.4 반전 가산기
2.5 입력 바이어스 전류, 옵셋 차동증폭기의 초단에 흐르는 직류의 평균치를 입력 바이어스라고 한다. 연산증폭기의 두 입력단자를 서로 연결한 후, 연결된 두 단자를 접지시켰을 때 출력전압은 영이 되어야 하나, 현실의 경우 출력에는 영이 아닌 직류전압이 나타난다. 이를 옵셋 전압이라 한다. 입력의 한 단자에다 가상적인 직류전압을 연결한 후에 그 크기를 조절하면 출력에 나타난 옵셑 전압이 영이 되게 할 수 있다. 이 때 입력에 인가한 가상 직류전압의 크기를 입력 옵셋 전압이라 한다.
2.6 슬루율 (SR) 출력전압이 입력전압에 충실히 응답하지 않고 일정 시간당 출력 변화가 입력 전압에 관계없이 일정하게 되는 변화율을 슬루율이라 한다.
3.0 실험 시물레이션 Pspice 시물레이션으로 가상으로 실험을 해 보고 그 결과를 알아 보았다. 구동 환경은 MS Windows XP와 Pspice Student 9.1 이다.
3.1 연산 증폭기의 이득 시물레이션
3.2 비반전 증폭기 시물레이션
3.3 반전 가산기 시물레이션
3.4 입력 바이어스 전류
3.5 출력 옵셋 전압 시물레이션
3.6 슬루율 시물레이션
4. 참고 자료 MICROELECTRONIC CIRCUITS (Sedra) 초급자를 위한 Pspice 활용 (황락훈) http://user.ik.ac.kr/%7Ejkr/op-1.htm