Introduction to OrCAD Capture CSED273-Digital Sys. Design Introduction to OrCAD Capture 2016. 03. 25

OrCAD Capture 전자회로 설계 전용 캐드 프로그램 회로 설계를 소프트웨어로 수행 Web site CADENCE社 제작 Windows 환경에서 구동 회로 설계를 소프트웨어로 수행 실제 회로 제작 전 기능 점검 및 디버깅 가능 Web site http://www.orcad.com/

OrCAD Capture 설치 OrCAD 16.6 Lite ver. Windows 환경 필요 Window 10 구동 확인 완료 OrCAD Capture 다운로드 (Lab 홈페이지 - material에도 있음) http://www.orcad.com/buy/try-orcad-for-free Download Lite Request 작성 후 submit Software requested OrCAD 16.6 Lite Software (All Products, download): 반드시 선택! OrCAD 16.6 Lite Software (Capture / PSpice only) OrCAD 16.6 Lite Software (All products, DVD mailed) 기입한 e-mail로 다운로드 링크가 제공됨 다운로드가 완료된 파일 설치 OrCAD Capture CIS Lite 실행

OrCAD Capture – 인터페이스 Simulation tool 측정용 probe 설계 및 그리기 도구 Workspace

OrCAD Capture – 시작하기 상단 메뉴 Toolbar File → New → Project Project로 만들어야 simulation 가능 프로젝트 이름 Project 타입 Analog or Mixed A/D로 생성할 것

OrCAD Capture – 시작하기 Create PSpice project 빈 프로젝트로 생성 자유롭게 설계 가능

OrCAD Capture – Example 그리기 도구에서 place part 선택 라이브러리가 비어 있는 경우, Add library로 OLB 파일 전체를 추가 필요한 chip의 이름 검색 Gate type Integrated chip type Chip (또는 part)를 더 블 클릭하여 workspace 에 위치 시킴

OrCAD Capture – Example 원하는 part를 배치하고, 전원을 인가 라이브러리의 source Digital clock 직류 및 교류 펄스 등 실습 또는 설계에 필요 한 적절한 종류의 source 사용 필요에 따라 그리기 도 구 추가 tool 활용 Place power Place ground

OrCAD Capture - Example Part의 parameter를 더 블 클릭하여 수정 Source 뿐만 아니라 chip 또한 수정 가능 Parameter 설정 시, 단 위를 기입하는 것이 일 반적 Parameter 뿐만 아니라 part의 회전, 이름 등 수 정 가능

OrCAD Capture - Example 그리기 도구의 place wire로 part들을 적절하 게 연결 Simulation을 위해 시뮬 레이션 도구 사용 New simulation profile 선택 및 이름 지정 Simulation 환경 창에서 수행 시간 등을 변경

OrCAD Capture - Example 상단 시뮬레이션 도구 Voltage/level marker 로 측정하고자 하는 지점 에 표시 필요에 따라 다른 측정 probe 사용 Voltage differential Current Power dissipation Run PSpice 결과 화면 출력

OrCAD Capture - Example 아래와 같이 marker가 표기된 지점의 voltage 측정 Ex) 7432 OR gate 동작

OrCAD Capture – Miscellaneous 원하는 IC가 없는 경우? OLB 라이브러리를 검색하여 추가 Datasheet를 검색하여 내부 회로를 gate와 part를 사용하여 구현 Grouping하여 하나의 chip으로 만들 수 있음 OrCAD tutorial 또는 learning resource 참조 원했던 결과가 보이지 않는 경우? Simulation profile의 환경 변경 대부분 simulation time이 너무 짧은 경우가 대다수

OrCAD Capture – Exercise 논리식 Y = (A+B)+C의 진리표 (truth table)를 작성하고, OrCAD를 사용해 논리식을 증명할 수 있는 회로를 설계 7432 OR gate 사용 Digital clock source를 사용 Parameter를 적절히 변경 각 gate의 출력이 적절히 조합될 수 있도록 함

OrCAD Capture – 참고자료 OrCAD Tutorials OrCAD learning resource http://www.orcad.com/resources/orcad-tutorials OrCAD learning resource No Reports in Orientation!