래치(latch) 일반적으로 플립플롭과는 별개의 부류로 분류되는 쌍안정 형태의 저장소자이다. 래치는 출력을 상대편 입력으로 피드백시켜 두개의 상태 중 어느 한 상태로(0 또는 1) 안정화시키는 쌍안정 장치라는 점에서는 플립플롭과 유사하나 상태를 변화 시키는 방법에 차이가 있다. 래치는 보통 비동기 입력에 따라 상태가 결정되는 쌍안정 소자이다. 74LS279 quad S-R 래치
에지트리거 플립플롭 플립플롭은 동기 쌍안정 소자이며, 쌍안정 멀티 바이- 브레이터라고도 한다. 이 경우, 동기라는 용어는 클럭 (CLK)이라 불리는 트리거 입력의 특정 지점에서만 출력 상태가 변한다는 것을 의미한다. 즉, 출력의 변화는 클럭과 동기화되어 일어난다. 클럭 펄스의 변이 때만 입력에 따라 상태가 결정되는 동기 입력을 가진 쌍안정 소자이다. 출력의 변화는 클럭의 트리거링 에지에서 일어난다. 74HC112 Dual J-K 플립플롭
순차 회로l 순차 회로의 블럭도 조합회로에 메모리 요소가 가해진 디지털 시스템은 조합회로의 입력과 메모리 요소의 궤환 입력 값에 따라 출력이 바뀐다. 순차 회로의 블럭도
플립 플롭(NOR-gate) R S 동작 Set Reset 1 현재상태 유지 = 금지상태 S=1, R=0을 입력 NOR 게이트 출력이 1 이 되는 단자를 라 하고 다른 쪽을 라고 한다. R S 동작 1 현재상태 유지 Set Reset = 모두 0 금지상태
플립 플롭(NAND-gate)
플립 플롭(NAND-gate) R S 동작 Reset Set RS플립플롭기호 (NAND 사용) 진리표 1 = 모두 1 금지상태 1 = 모두 1 금지상태 Reset Set 현재상태 유지 RS플립플롭기호 (NAND 사용) 진리표
래치회로
RS 래치회로의 진리표 회로 기호 진리표
D 래치 D 1 특성 방정식 특성도
JK 래치 논리도 진리표 Q J K 1 특성 방정식
T 래치 JK 입력을 한데 묶어 주고, 핀 명칭을 T(Toggle)라고 하여 구성 한것으로 JK 입력이 언제나 같이 들어간다. 따라서 0이 입력되면 먼저 상태와 같은 출력이고, 1 입력이면 먼저와 반대로 되는 출력이 된다.
T 래치 특성방정식 Q(t) T Q(t+1) 1 특성방정식 진리표 특성 방정식 회로 기호
마스터-슬레이브(Master-Slave) FF 논리회로 타이밍도
플립플롭 보통 기본형 플립 플롭이나 래치도 플립플롭이라고 하지만 원칙적으로는 마스터-슬레이브 플립플롭이나 에지 트리거링 플립플롭만이 플립플롭의 범주에 들어간다. 플립플롭의 동작시점은 클럭의 PT(상승) 나 NT(하강)이다. PT – 클럭 펄스만 표시 NT – 클럭 펄스 앞에 작은 원으로 표시 PT의 클럭펄스 NT의 클럭펄스
특성방정식 NOR-gate RS F/F의 특성 방정식 NAND-gate RS F/F의 특성 방정식