CVD ( 화학시상증착 ) 공정. 화학기상증착 공정이란 ? 화학 반응을 수반하는 증착기술로서 부도체, 반도체, 그리고 도체 박막의 증착에 있어 모두 사용될 수 있는 기술.

Presentation on theme: "CVD ( 화학시상증착 ) 공정. 화학기상증착 공정이란 ? 화학 반응을 수반하는 증착기술로서 부도체, 반도체, 그리고 도체 박막의 증착에 있어 모두 사용될 수 있는 기술."— Presentation transcript:

1 CVD ( 화학시상증착 ) 공정

2 화학기상증착 공정이란 ? 화학 반응을 수반하는 증착기술로서 부도체, 반도체, 그리고 도체 박막의 증착에 있어 모두 사용될 수 있는 기술

3 CVD 공정의 유형들 APCVD (Atmospheric Dressure CVD) LPCVD (Low Pressure CVD) UHVCVD (Ultra-high vaccum CVD) 초고진공화학 기상증착 DLICVD (Direct liquid injection CVD) AACVD (Aerosol-assisted CVD) MPCVD (Microwave Plasma CVD) PECVD (Plasma Enhanced CVD) ALCVD (Atomic Layer CVD)

4 APCVD (Atmospheric Dressure CVD) 고순도 고품질의 박막을 형성하는 기술로 저 온에서 기화한 휘발성의 금속염 (Vapor) 과 고 온에 가열된 도금할 고체와의 접촉으로 고온 분해, 고온반응하고 여기에 광에너지를 조사 시켜 저온에서 물체표면에 금속 또는 금속화 합물층을 석출시키는 방법으로 화학 Gas 들의 화학적 반응 방법을 이용하여 막을 증착시키 는데 이때 Chamber 상태가 대기압 조건에서 이루어지는 증착.

5 LPCVD (Low Pressure CVD) 상압보다 낮는 압력에서 Wafer 위에 필요 물 질을 Deposition 하는 공정에서 사용반응 Gas 들의 화학적 반응방법을 이용하여 막을 증착 시키는 방법으로서 확산공정에서 사용.

6 PECVD (Plasma Enhanced CVD) 강한 전압으로 야기된 plasma 를 이용하여 반 응물질을 활성화시켜서 기상으로 증착시키 는 방법 또는 장치. TFT-LCD 에서는 insulator 층과 a-Si 증착에 사용한다. 반응 Chamber 가 Plasma 상태하에서 GAS 들의 화학적 반응에 의해 film 을 증착하는 방법으로 Plasma 에 의 해 reactant 들이 energy 를 얻음으로 낮은 온 도에서 증착이 가능하다.

7 IC 제조에 있어 주된 CVD 공정들의 예 부도체 박막의 경우 소자내 층간 절연막으로 주로 사용되는 PSG (phosphosilicate glass) 나 BPSG (boro-phospho silicate glass) 등이 대기압에서 운전되는 APCVD 법에 의해 증착 반도체 박막의 경우는 IC 내 트랜지스터의 게이트 층으로 사 용되는 다결정 실리콘이 LPCVD 법에 의해 주로 증착 최상층 금속 배선 위를 덮는 보호막인 Si3N4 박막과 금속 배선층간 절연막인 SiO2 박막 등이 PECVD 법에 의해 증착 최근 들어서는 주로 PVD 법에 의해 증착되었던 금속층들 (Al, Cu, W, TiN) 도 CVD 법을 사용하여 증착하는 연구가 활발히 수행되고 있다.

8 CVD 방법의 장점  융점이 높아 제조하기 어려운 재료를 융점보다 낮 은 온도에서 용이하게 제조 가능.  증착되는 박막의 순도가 높다  대량 생산이 가능하여 비용이 PVD 법에 비해 적게 든다.  여러 가지 종류의 원소 및 화합물의 증착이 가능하 며, 공정 조건의 제어 범위가 매우 넓어 다양한 특 성의 박막을 쉽게 얻을 수 있을 뿐만 아니라, PVD 법에 비해 훨씬 좋은 step coverage 를 제공한다.

9 CHIP Package 종류와 두께

10 LEAD 삽입형 IC Package (1) 명칭 : DIP LEAD PITCH : 2.54mm 100mil 명칭 : SH-DIP LEAD PITCH : 1.778mm 70mil

11 LEAD 삽입형 IC Package (2) 명칭 : ZIP LEAD PITCH : 2.54mm 100mil 명칭 : PGA LEAD PITCH : 2.54mm 100mil

12 표면실장형 IC Package (1) 명칭 : SOP LEAD PITCH : 1.27mm, 1.00mm 0.80mm, 0.65mm 0.5mm 명칭 : QFP LEAD PITCH : 1.00mm, 0.8mm 0.65mm, 0.5mm 0.4mm

13 표면실장형 IC Package (2) 명칭 : SOJ LEAD PITCH : 1.27mm 50mil 명칭 : PLCC LEAD PITCH : 1.27mm 50mil

14 표면실장형 IC Package (3) 명칭 : LCC LEAD PITCH : 1.27mm 50mil 명칭 : BGA LEAD PITCH : 1.27mm 50mil

15 BGA (Ball grid array) BGA ICs assembled on a PCB - 베어칩 (bare chip) 을 얹은 인쇄 회로 기판 (PCB) 의 뒷면에 반구형의 납땜 단자를 2 차원 어레이상으로 줄지어 배열한 LSI 패키지

16 BGA SPEC

17 SOJ SPEC 1

18 SOJ SPEC 2

19 QFP (Quad Flat Package) 칩 패키지의 네 모서리 변으로부터 L 자형의 리드 핀 들이 나와 있는 표면 실장형 패키지 방식. 패키지 재 료는 세라믹, 금속, 플라스틱 등이 있는데 특별히 재 료를 표시하지 않은 것은 모두 플라스틱이다. 많은 핀 을 가진 패키지로 마이크로프로세서나 게이트 배열, 비디오 카세트 녹화기 (VCR), 오디오 신호 처리용 등 대규모 집적 회로 (LSI) 에 사용된다. 패키지 두께에 따 라 QFP(2.0 ㎜ ~3.6 ㎜ ),LQFP(1.4 ㎜ ), QFP(1.0 ㎜ ) 와 리 드 핀을 보호하기 위해 패키지의 네 구석에 플라스틱 범퍼 (bumper) 를 붙인 BQFP, 곧게 뻗은 리드 핀에 플 라스틱 가드링을 씌운 GQFP 등이 있고, 핀 피치는 1.0 ㎜부터 0.3 ㎜까지 여러 가지가 있으며, 핀 수는 최 대 300 핀이 넘는 것도 있다.

20 LGA (Land grid array) 반도체 패키지의 밑바닥에 칩 전극을 어레이 형태로 형성한 패키지 방식. QFP(Quad Flat Package) 에 비 해 다수의 입출력 전극을 작은 패키지에 수용할 수 있 으며, 리드의 인덕턴스 ( 회로에 흐르는 전류의 변화가 회로 자체 또는 그 근접 회로에 기전력을 유기하는 전 기 회로의 성질 ) 가 작기 때문에 고속 칩에 적합한 패 키지이다. 패키지는 핀 피치 1.27mm(50mil) 에 227 핀, 핀피치 2.54mm(100mil) 에 447 핀 등이 있으며, 핀은 물새 발자국과 같은 갈지자형으로 배열되어 있다.

21 Wafer 두께의 발전

22 Evolution of Chip Packages

23 Wafer thinning and sawing

24 Die Thickness Roadmap

25 Die Thickness Trends

26 fcBGA Package Configurations

27 MCP Packaging Technology Trend