AMBA BUS Protocol의 이해 (AMBA 2.0 Specification)

Presentation on theme: "AMBA BUS Protocol의 이해 (AMBA 2.0 Specification)"— Presentation transcript:

1 AMBA BUS Protocol의 이해 (AMBA 2.0 Specification)

2 AMBA background ARM사가 선보인 AMBA (Advanced Microcontroller Bus Architecture)는 오픈 표준 버스 규격 AMBA는 SOC를 구성하는 기능 블록들 간의 연결 및 관리 방법으로써 하나 또는 그 이상의 CPU/ DSP를 내장한 임베디드 제품의 적시 출시 AMBA 버스는 SOC 내부 모듈들을 위한 공통 시스템 버스(backbone)를 정의 함으로써 디자인의 재사용을 한층 강화시키는 장점을 제공

3 AMBA Overview Advanced Microcontroller Bus Architecture
SoC Target On-chip bus protocol 3 type of bus AHB (the advanced High-performance bus) ASB (the Advanced System Bus) APB (the Advanced Peripheral Bus) AXI (the Advanced extensible Interface) spec 3.0

4 AMBA AHB introduce AHB master read/write 요청
한번에 하나의 master만이 bus를 사용 가능 AHB slave 주어진 address 범위 내에서 read/write동작 수행 데이터 전송에 대한 success, failure, waiting상태에 대한 정보를 master에 보고 AHB arbiter 한번에 하나의 master만이 bus를 사용하도록 함 AHB decoder decoder는 전송하고자 하는 slave의 어드레스를 decode 하나의 decoder가 모든 AHB상의 slave들을 decode

5 Example AMBA BUS SYSTEM
A typical AMBA-based system High Performance ARM processor APB UART High Bandwidth External Memory Interface Timer APB Bridge AHB Keypad High-bandwidth on-chip RAM DMA Bus Master PIO Low Power Non-pipelined Simple Interface High Performance Pipelined Burst Support Multiple Bus Masters

6 Bus interconnection

7 AMBA AHB Overview Address Data High performance Pipelined operation
Multiple bus masters It is necessary to implement Arbiter. Single cycle bus master handover Burst transfers Split transactions Single clock edge operation Rising edge Non-tristate implementation Uni-direction vs Bi-direction Address Data

8 AMBA diagram Master Arbiter 0~15 Slave 0~15 Decoder HBUSREQx
HADDRx[31:0] HLOCKx HWDATAx[31:0] HSIZEx[2:0] HTRANSx[1:0] HGRANTx HBURSTx[2:0] HWRITE HMASTLOCK HMASTER[3:0] HSPLITx Slave 0~15 HADDR[31:0] HADDR[31:0] HREADY HWDATA[31:0] HRDATA[31:0] HSIZE[2:0] Decoder HTRANS[1:0] HSELx

9 AMBA AHB signal list(1) Name Source Description HCLK Clock source
Bus clock (rising edge) HRESETn Reset controller Reset (Active low) HADDR[31:0] Master Address bus HTRANS[1:0] Transfer type (nonsequential,sequential,idle,busy) HWRITE Transfer direction (high-write/low-read) HSIZE[2:0] Transfer size[(8 bit,16 bit,32bit), 최대 1024bit] HBURST[2:0] Burst type(4,8,16 beat burst 지원) HPROT[3:0] Protection control (opcode fetch or data access) (privileged mode access, user mode access) HWDATA[31:0] Write data bus HSELx Decoder Slave select HRDATA[31:0] Slave Read data bus HREADY Transfer done (high-done) HRESP Transfer response (okey,error,retry,split)

10 AMBA AHB signal list(2) Name Source Description HBUSREQx Master
Bus request(최대 16 bus master) HLOCKx Locked transfers (High-독점하다가 low가 될 때까지 다른 master는 사용 못함) HGRANTx Arbiter Bus grant (버스 사용 – HREADY,HGRANTx가 high일 때) HMASTER[3:0] Master number HMASTLOCK Locked sequence (HMASTER signal과 같은 timing) HSPLITx[15:0] Slave Split completion request

11 Basic transfer Simple transfer Transfer with wait states
HREADY신호가 ‘0’이면 Data phase는 지속된다

12 Multiple transfer Multiple transfer

13 Transfer type HTRANS[1:0] Type Description 00 IDLE
데이터 전송을 하고 있지 않은 상태이므로 Master가 Slave로 데이터를 전송하고자 할 때 언제든지Slave로부터 Okay응답을 받을 수 있다. 01 BUSY Burst전송 동작 중 IDLE상태를 갖도록 한다. Burst동작 중 데이터를 가져오기 전에 어떤 처리를 위하여 기다리게 될 경우에 중간에 IDLE상태를 만들기 위해 BUSY를 사용한다. 10 NONSEQ 단일 데이터 전송이나 Burst전송의 첫 번째 동작에 사용된다. (전에 전송한 것과 관련 없다.) 11 SEQ Burst로 데이터를 전송할 경우 NONSEQ의 다음 데이터부터 SEQ로 동작한다. (전에 전송한 것과 관련 있다.)

14 Transfer type examples

15 Burst operation Burst는 1KB address boundary 넘을 수 없다 HBURST[2:0] Type
Description 000 SINGLE Single transfer 001 INCR Incrementing burst of unspecified length 010 WRAP4 4-beat wrapping burst 011 INCR4 4-beat increment burst 100 WRAP8 8-beat wrapping burst 101 INCR8 8-beat increment burst 110 WRAP16 16-beat wrapping burst 111 INCR16 16-beat increment burst Burst는 1KB address boundary 넘을 수 없다

16 4-beat wrapping burst

17 4-beat incrementing burst

18 8-beat incrementing burst

19 Undefined-length bursts

20 Transfer size HSIZE[2:0] Size Description 000 8bits Byte 001 16bits
Halfword 010 32bits Word 011 64bits - 100 128bits 4-word line 101 256bits 8-word line 110 512bits 111 1024bits

21 Address decoding

22 Slave transfer response : retry
okey response : 1 cycle error, split, retry : 2 cycle 이상

23 Slave transfer response : split

24 Arbitration : granting bus access

25 Arbitration : granting bus access with wait states

26 Arbitration : handover after burst

27 Typical AMBA AHB-based system

28 State diagram Default state PSELx = 1 1 clock 후 ENABLE state로 이동
PENABLE = 1 전송완료 후 IDEL state로 이동 다른 전송이 있으면 SETUP state로 이동

29 APB Write/Read transfer
ENABLE IDELE SETUP ENABLE IDLE ENABLE cycle에 data가 나와야 한다 Write transfer Read transfer 전력소모를 줄이는 방법 : address sig와 write sig를 다음 ACCESS가 일어날 때까지 바꾸지 않는다

30 APB bridge Bridge 역할 Address 를 latch하고 전송하는 동안 hold
Address를 decode하고 PSELx 만든다 Write 전송 시 APB에 데이터 넣는다 Read 전송 시 system에 APB data를 넣는다 전송 시 PENABLE 를 만든다

31 APB bridge transfer (timing)

32 APB Slave Write transfer 을 위해 data를 latch
PSEL- high 일 때 Pclk의 rising edge때 PSEL- high 일 때 PENABLE의 rising edge때 Write transfer PSELx , PADDR, PWRITE 에 의해 결정된다 READ transfer시 data를 data bus에 넣는 방법 PWRITE- LOW, PSELx-HIGH, PENABLE- HIGH, ADDRESS

33 Interfacing APB to AHB (read transfer)

34 Interfacing APB to AHB Burst of read transfers

35 Interfacing APB to AHB Write transfers

36 Interfacing APB to AHB Burst of write transfers