디지털 부속품 (Digital Components)

Presentation on theme: "디지털 부속품 (Digital Components)"— Presentation transcript:

1 디지털 부속품 (Digital Components)
Lecture #2

2 집적 회로 (1) 집적회로(Integrated Citcuits) 디지털 회로를 구성하는 구성 요소
디지탈 게이트를 구성하는 전자부품을 포함하는 실리콘 반도체 칩(chip)안의 많은 게이트들은 회로의 요구에 따라 서로 연결 내부의 게이트와 외부 핀의 연결 컴퓨터시스템구조

3 집적 회로 (2) 집적회로 분류 밀도(칩속의 게이트수)에 따라 구분 소규모 집적회로(Small Scale IC;SSI)
10개 이하의 독립적인 게이트가 하나의 칩에 포함 게이트의 입출력이 바로 외부 핀과 연결 중규모 집적회로(Medium Scale IC;MSI) 10개에서 200개까지의 게이트를 집적 디코더(Decoder), 가산기, 레지스터(Register) 대규모 집적회로(Large Scale IC;LSI) 200개에서 1000개까지의 게이트를 집적 프로세서(Processor), 메모리(Memory) 초대규모 집적회로(Very Large Scale IC; VLSI) 수천개의 게이트를 하나의 칩에 집적 대형 메모리, 마이크로 컴퓨터(Micro-Computer) 칩 컴퓨터시스템구조

4 집적 회로 (3) 집적회로 분류 디지탈 논리군(Digital Logic Family)에 따른 분류
BJT, MOSFET 등 BJT : TTL Family / ECL Family TTL(Transister Transister Logic) 가장 많이 사용되고 있는 논리군 고속 TTL, 저전력 TTL, 저전력 쇼트키(Schottky) TTL, 고성능 쇼트키 TTL 전원은 5V, Level은 0V와 3.5V ECL(Emitter Coupled Logic) 게이트의 트랜지스터는 불포화 상태에서 동작 고속도가 요구되는 시스템에 사용 전달지연 시간(Propagation Delay Time)은 1~2 nano초 컴퓨터시스템구조

5 집적 회로 (4) 집적회로 분류 MOSFET : MOS Family / CMOS Family
MOS(Metal Oxide Semiconductor) 단상 트랜지스터 사용 대부분 NMOS CMOS(Complementary MOS) NMOS와 CMOS를 연결하여 구성 회로의 밀도가 높고 제조공정 단순 소비전력 적다 현재 TTL과 CMOS를 주로 사용 컴퓨터시스템구조

6 집적 회로 (5) 집적회로 분류 패키지 종류에 따른 분류
Small Outline Transistor (SOT) Small Outline Package (SOP) Dual-In-Line Package (DIP) Plastic/Ceramic Pin Grid Array (PPGA/CPGA) 컴퓨터시스템구조

7 집적 회로 (6) 집적회로 분류 패키지 종류에 따른 분류
Plastic Leaded Chip Carrier(PLCC) Plastic Quad Flat Package (PQFP) Ceramic Leadless Chip Carrier TO Packages (Transistor single Outline) 컴퓨터시스템구조

8 디코더(Decoder) (1) 디코더(Decoder)
n-비트로 코딩된 2진 정보를 최대 2n개의 서로 다른 출력으로 바꾸어 주는 조합회로 n×m 디코더 / n-to-m 디코더 n개의 입력과 m(m≤2n)개의 출력을 갖는 디코더 예: 3×8 디코더 회로 컴퓨터시스템구조

9 디코더(Decoder) (2) NAND Gate 디코더
Active-low 출력 예: 2×4 NAND Gate 디코더 컴퓨터시스템구조

10 디코더(Decoder) (3) 디코더 확장(Decoder Expansion)
2개 이상의 디코더를 동일한 인에블(Enable) 입력에 연결하여 한 개의 큰 디코더를 구성 4×16 디코더 4개로 16×64 디코더를 구성 예: 2×4 디코더 2개로 3×8 디코더 구성 컴퓨터시스템구조

11 디코더(Decoder) (4) 인코더(Encoder) 디코더와 반대되는 동작을 수행하는 회로
2n개의 입력값에 대해 n개의 2진 코드 출력 예: 8-to-3 인코더 A0=D1+D3+D5+D7 A1=D2+D3+D6+D7 A0=D4+D5+D6+D7 컴퓨터시스템구조

12 멀티플렉서(Multiplexer) (1)
n개의 선택입력에 따라 2n개의 입력 중 하나를 선택하여 출력으로 연결 2n-to-1 멀티플렉서 2n개의 입력 신호와 n개의 입력선택신호를 가짐 4×1 멀티플렉서: 4개의 입력 신호가 각각 AND Gate에 입력되고 두개의 선택 입력에 의해 AND Gate의 출력들 중하나를 선택한다 컴퓨터시스템구조

13 멀티플렉서(Multiplexer) (2)
Quardruple 2×1 멀티플렉서 4개의 2×1 멀티플렉서로 구성 2개의 4비트 중 1개의 4비트를 선택 컴퓨터시스템구조

14 레지스터(Register) (1) 레지스터 다수 비트의 이진 정보를 저장하는 기억 부품(IC) n-비트 레지스터
n-비트의 2진 정보를 저장하기 위해 n개의 플립플롭과 데이터 처리를 위한 조합회로로 구성 클럭 입력 C가 병렬로 모든 입력을 플립플롭에 로딩한다 4-bit 레지스터: 외부 게이트 없이 단순히 플립플롭만으로 이루어진 구조 공통의 클럭 입력으로 4개의 D-FF을 동시에 동작시켜 데이타를 저장 클리어 입력의 값이 0이 될 경우 레지스터의 출력을 0으로 한다 레지스터의 내용이 변경되지 않도록 하려면 클럭 신호를 차단 컴퓨터시스템구조

15 레지스터(Register) (2) 병렬 로드를 가진 레지스터
일반적으로 디지털 시스템들은 시스템내의 모든 순차회로를 동작시켜주는 주클럭펄스 발생기(Master Clock Generator)를 갖는다 특정한 레지스터에 지정된 클럭펄스만이 영향을 줄 수 있도록 하는 제어신호(load 신호)가 요구 4-Bit 병렬 로드 레지스터 로드 제어입력을 가짐으로써 클럭펄스의 작용여부를 결정 로드 제어신호가 1인 경우에 4개의 입력이 클럭 상승 변이시간에서 레지스터로 로드된다 로드 제어신호가 0일 때는 레지스터의 내용은 불변 컴퓨터시스템구조

16 레지스터(Register) (3) 시프트 레지스터 레지스터의 2진 정보를 단방향 또는 양방향으로 자리 이동 시켜주는 레지스터
각 비트의 플립플롭들이 서로 서로 입력과 출력에 연쇄적으로 연결 클럭 펄스에 의해 1비트씩 자리이동 컴퓨터시스템구조

17 레지스터(Register) (4) 병렬 로드를 가지는 양방향 시프트 레지스터 일반적인 시프트 레지스터의 기능 가능 동작:
모든 동작을 동기화하기 위한 클럭펄스 입력 직렬입력 라인과 우측 시프트 동작을 수행 직렬입력 라인과 좌측 시프트 동작을 수행 병렬전송을 위한 n개의 입력라인과 병렬 로드동작을 수행 n개의 병렬 출력라인 클럭펄스가 계속 입력되더라도 레지스터의 정보가 변하지 않도록 하는 제어상태 요구 컴퓨터시스템구조

18 레지스터(Register) (5) 병렬로드를 가진 4비트 양방향 시프트 시프트 레지스터의 사용
4개의 D-FF과 4×1MUX로 구성 2개의 선택입력으로 레지스터의 동작 모드(Mode)결정 시프트 레지스터의 사용 시프트 레지스터는 주로 원격지 시스템 사이의 데이타를 전송하고자 할 때 사용 컴퓨터시스템구조

19 2진 카운터 (1) 카운터 카운터의 순서 카운터의 수 입력펄스의 동작에 따른 카운터의 분류
입력펄스에 따라 미리 정해진 순서 대로 상태의 변이가 진행되는 레지스터 입력펄스의 시간간격은 일정할 수도 있고 임의적일 수도 있다 주로 어떤 사건의 발생 횟수를 세거나 동작 순서를 제어하는 타이밍 신호를 만드는 데 사용 카운터의 순서 Up-Counter / Down-Counter 카운터의 수 F/F의 개수에 따라 결정, 즉 n개이면 0~(2n-1)까지 계수 입력펄스의 동작에 따른 카운터의 분류 동기식(Synchronous) 카운터 / 비동기식(Asynchronous) 카운터 컴퓨터시스템구조

20 2진 카운터 (2) 동기식(Synchronous) 카운터 클럭이 모든 플립플롭에 공통적으로 연결
예: 4-비트 동기식 2진 카운터 컴퓨터시스템구조

21 2진 카운터 (3) 비동기식(Asynchronous) 카운터 첫번째 플립플롭에만 클럭펄스가 연결(인가)
첫번째 플립플롭이 동작하여 출력하는 신호가 다음 플립플롭의 클럭펄스로 연결 플립플롭이 연결된 순서대로 순차적으로 동기화되어 동작 컴퓨터시스템구조

22 2진 카운터 (4) 병렬 로드를 가진 2진 카운터 카운터의 초기값을 설정하기 위해 요구 병렬 로드기능과 클리어 기능을 가짐
동작 Clear 입력이 1이면 모든 비트를 0으로 클리어 Load 입력이 1이면 카운터는 중단되고 4개 비트의 병렬입력이 각 플립플롭의 비트에 로드 Increment신호가 1이면 레지스터가 기억하고 있던 값부터 오름순으로 수를 센다 컴퓨터시스템구조

23 메모리 장치 (1) 메모리 장치(Memory Device) 메모리의 내부구조 정보의 입출력 기능을 가진 저장요소들의 집합
입출력에서 하나의 단위로 취급되는 비트의 그룹 즉, Word로 정보저장 메모리 워드는 1과 0의 비트 그룹으로 숫자, 명령어, 문자 등의 정보를 저장 바이트(Byte) – 8 비트로 이루어진 비트 그룹 메모리의 내부구조 한 워드를 구성하는 비트 수나 전체 워드 수에 의해 규정 메모리 워드는 0~2k-1까지의 주소를 가지고 있어서 그에 따라 주소입력(k개의 입력라인)의 값에 따라 특정 워드가 선택(임의 접근) 내부의 디코더가 특정 워드 지정하는 동작 수행 컴퓨터시스템구조

24 메모리 장치 (2) 주소 선택선 메모리의 단위 기억 방식에 따라(휘발성 여부): 1024 워드인 경우 – 10 비트의 주소선
232 워드인 경우 – 32 비트의 주소선 메모리의 단위 1KB = 210 Byte 1MB = 220 Byte 1GB = 230 Byte 1TB = 240 Byte 기억 방식에 따라(휘발성 여부): RAM(Random Access Memory) ROM(Read Only Memory) 컴퓨터시스템구조

25 메모리 장치 (3) 임의 접근 메모리(Random Access Memory: RAM)
워드의 물리적 위치에는 관계없이 접근 절차나 접근 시간이 동일 메모리와 외부와의 자료통신은 데이터 입출력 라인, 주소 라인 및 전송 방향을 결정하는 제어 라인을 통해 이루어진다 n개의 입력과 출력을 갖는 메모리 블록도 k개의 주소라인으로 메모리내의 2k개의 워드 중 하나를 선택 두 개의 제어입력(R/W)은 데이타의 전송방향을 지정 컴퓨터시스템구조

26 메모리 장치 (4) 임의접근 메모리의 저장과정 임의접근 메모리에서 읽는 과정 원하는 워드의 2진 주소값을 주소입력에 넣는다
메모리에 저장될 데이타 비트들을 데이타 입력에 넣는다 쓰기(Write)입력을 활성화한다 임의접근 메모리에서 읽는 과정 읽기(Read)입력을 활성화한다 컴퓨터시스템구조

27 메모리 장치 (5) 읽기 전용 메모리(Read Only Memory: ROM) ROM의 규격
ROM에 저장된 데이타는 H/W수명이 다할 때까지 변하지 않는다 읽기 동작만 허용하며, 쓰기 동작에 의해서는 그 내용이 변하지 않는다 ROM의 규격 한 워드가 n비트이고 총 m워드를 저장하는 ROM을 m×n ROM이라 함 2k=m워드 중에서 하나를 선택하기 위한 k개의 주소입력 필요 용량의 확장을 위한 인에이블(Enable) 입력을 가진다 컴퓨터시스템구조

28 메모리 장치 (6) ROM의 구성 ROM의 종류 - 정보 저장 방법 디코더와 OR Gate 집합으로 구성된 조합회로
k개의 입력과 n개의 출력을 가진 어떠한 조합회로도 구현 가능 ROM에 저장된 2진 제어정보를 이용하는 제어장 치를 마이크로 프로 그램된 제어장치(Microprogrammed Control Unit)라 한다 ROM의 종류 - 정보 저장 방법 Maskrom(마스크롬) 고정된 프로그램 방식 반도체제조공정의 마지막 단계에서 요구하는 진리표에 따라 ROM을 프로그램한다 이 방식은 비용이 가장 적게 든다 컴퓨터시스템구조

29 메모리 장치 (7) ROM의 종류 - 정보 저장 방법 PROM(Programmable ROM)
EPROM(Erasable Programmable ROM) 일정 시간 동안 자외선에 노출할 경우 프로그램된 내용이 초기값으로 복구 다시 프로그래밍하는 하는 것이 가능 EEPROM(Electrical EPROM) 전기적 신호에 의해 ROM속의 내용을 소거 컴퓨터시스템구조