Thevenin’s Theorem 단위 DC 회로 V0 Rout (Output 저항) Vout (Output 신호,

Presentation on theme: "Thevenin’s Theorem 단위 DC 회로 V0 Rout (Output 저항) Vout (Output 신호,"— Presentation transcript:

1 Thevenin’s Theorem 단위 DC 회로 V0 Rout (Output 저항) Vout (Output 신호,
회로가 실재로 밖에 내보내는 신호) Vin (Input 신호, 회로가 읽는 신호) Rin (Input 저항) V0 (회로가 내보내려는 신호)

2 전압 신호 전달 단위 회로 1 단위 회로 2 R1out R2out V1in V2in R1in R2in V10 V0
(단위회로 1)이 V10라는 신호를 만들어서 (단위회로 2)에 전달하려고 하나, 실재로 (단위회로 2)가 읽어 들이는 신호 V2in는 V2in=V10 x R2in / (R1out + R2in) 단, R1out << R2in 이면, V2in ~ V10가 되어 신호가 제대로 전달된다. 따라서, 전압 신호가 제대로 전달되려면, input 저항은 가능한 한 크게 하고, output 저항은 작게 해야 한다. 대부분의 복잡한 회로들은 module화 되어 있으며, 이런 module 설계의 기본 원리는 큰 input 저항과, 작은 output 저항이다. 보통 input 전류가 작을수록 input 저항이 크다. 보통 output 전류를 많이 끌어 낼 수 있는 회로 일수록 output 저항이 작다.

3 (참고자료: The Art of Electronics by Horowitz)
Diode (참고자료: The Art of Electronics by Horowitz) IR (Leakage Current) VF (Diode Voltage Drop~0.6V) VR(max) (Breakdown Voltage) Diode Structures: P-N Junction, Metal-Semiconductor Junction Diode Equation: Convenient Engineering Rules for Quick Analysis Forward Bias: Conductor with R=0 and a voltage drop of VF Reverse Bias, |V|<|VR(max)|: Insulator with a leakage current of IR. Reverse Bias, |V|>|VR(max)|: 이 경우에도 망가지지 않고 작동하는 Zener diode 같은 경우, conductor with R=0 and a voltage drop of VR

4 Bipolar Transistor (BJT) (참고자료: The Art of Electronics by Horowitz)
BJT 구조: NPN (or PNP) Junction with a short P (or N for PNP) NPN Transistors (PNP의 경우 모든 polarity를 반대로) The collector must be more positive than the emitter. The base-emitter and base-collector circuits behaves likes diodes. Normally, the B-E diode is conducting and the B-C diode is reverse-biased. Any given transistor has maximum values of IC, IB, VCE, power (ICVCE), temperature, VBE, etc. IC=hFEIB (hFE: current gain.) If (VB-VE)>VF, VB ~ VE + VF (VF는 PN diode voltage drop~0.6V). Note) Input 저항이 낮다. 큰 전류를 흘릴 수 있다.

5 Transistor Inverter i) If Vin = 5, IB= (Vin-0.6)/R1
IC= hFE x IB= hFE(Vin-0.6)/R1 Vout = 5 - R2 x IC = 5 – R2 x hFE x (Vin-0.6)/R1 ~0 if hFE is very large ii) If Vin = 0 IB = 0 IC=0 Vout = 5V

6 Junction Field Effect Transistors (JFET)
n-Channel JFET의 경우 (p-channel JFET의 경우 polarity를 반대로) Gate는 항상 reverse bias voltage로 걸 것. (Gate로는 다이오드의 leakage current 정도의 낮은 전류가 흐른다, 높은 input 저항) VT (Gate Source Cut-Off Voltage)<0, VDsat (Saturation Voltage)=VGS-VT 3. Linear 영역에서는 gate 전압에 의해 저항값이 결정되는 가변저항 역할. 4. Saturation 영역에서는 gate 전압에 의해 조절되는 constant current source 역할. 5. Transconductance: gm = id/vgs

7 JFET 회로: Constant Current Source
V0 R1 1) VGS=0 > VT . Thus, the transistor is on. 2) Assume VDS > Vsat=(-VT), then transistor saturation and I=Isat= IDSS. 3) Calculate VDS= V0-IDSS x R1 4) Check if VDS > Vsat=(-VT), - If yes, OK - If no, assume VDS < Vsat and repeat 2)~4). VDS

8 MOS Field Effect Transistor (MOSFET)
Engineering Rules for Quick Analysis (n-Channel JFET의 경우) VD>VS, VG>VS (Gate에 oxide 막이 있어서, 원칙적으로 gate 전류는 0.) VT (Threshold Voltage) > 0, VDsat (Saturation Voltage)=VGS-VT ID(ON): Saturation Drain Current at some reasonably large value of VGS(ON) 3. Linear 영역에서는 gate 전압에 의해 저항값이 결정되는 가변저항 역할. 4. Saturation 영역에서는 gate 전압에 의해 조절되는 constant current source 역할. 5. Transconductance: gm = id/vgs 6. VDS와 VGS가 같은 영역에서 작동하기에 Cascade가 가능: Computer 논리 회로, 등 7. Cut-off 일 경우 전류가 전혀 흐르지 않음 (거의 무한저항 상태)

9 Enhancement vs. Depletion Mode MOS FET
Enhancement mode n-MOS FET Source is connected to body. Source has a lower potential than the drain and gate. n- n n- Depleted without voltage Depletion mode n-MOS FET p+ p+ Source is connected to body. Source has a higher potential than the drain and gate. Enhancement mode p-MOS FET

10 CMOS Inverter No static power consumption for CMOS Circuits.
If Vin = 5V (input high), -> VGSn = 5V > |VTn| VSGp = 0V < |VTp| -> n-MOS: ON with a small R p-MOS: OFF with an infinite R -> NO Current -> Vout = 0 (output low) 2) If Vin = 0V (input low), -> VGSn = 0V < |VTn| VSGp = 5V > |VTp| -> n-MOS: OFF with an infinite R p-MOS: ON with a small R -> Vout = 5V (output high) S VSGp p-MOS (Load) D D n-MOS (Driver) S No static power consumption for CMOS Circuits. -> Integrated Circuits for Computer Processors.

11 Field Effect Transistors 비교 정리

12 Transistors 비교 정리 Input Output 장점 단점 BJT IB IC 많은 전류를 흐를 수 있다.
Input과 output의 신호의 polarity가 같아서 다음 단계 회로 연결이 용이. 주로 high power 회로에 많이 응용. base 전류가 많아 power 소모가 크다 JFET VG IDS 낮은 gate 전류 높은 input 저항 Constant current source 등에 응용 Input와 output의 polarity가 달라서 다음 단계 회로 연결이 불편. MOSFET 원칙적으로 gate 전류는 0. gate power dissipation 이 없음. input 저항 무한대 컴퓨터 논리 회로에 응용 흘릴 수 있는 전류 용량이 상대적으로 낮다.

13 Operational Amplifier (OP Amp)
Input output Golden Rules output 단자는 두 input 단자간의 전압차가 0 이 되도록 만들기 위해 무슨 짓이든지 한다. Input 단자로는 전류가 전혀 흐르지 않는다. Note) 실재 칩에서는, OP Amp마다 input 단자간 전압이 약간 다를 수 있고 (Voffset), input 단자로 약간의 전류가 흐를 수 있다 (Ioffset). 실질적으로는 Output으로 흐를 수 있는 최대 전류가 있다. input 저항이 매우 크고, output 저항이 작기에 analog 회로를 단계별로 만들어서 계속 연결할 때 가장 편함.

14 OP Amp 회로의 예 Vin- Iin Vin+ RG
RG가 있건 없건 +input 단자로는 전류가 흐르지 않으므로, Vin+ = 0. Op Amp golden rule에 따라, Vin+ =V in-= 0. 따라서, Iin = (Vin-Vin+)/Rin= Vin/Rin -input 단자에는 전류가 흐르지 않으므로 이 전류는 모두 Rf로 간다. lin에 의해 Rf양단에 전압 강하가 생기므로, Vout = Vin- - Iin x Rf = 0 – (Vin / Rin)/Rf 6. 결국에는, Vout = -Vin x (Rf/Rin): inverting voltage amplifier

15 Thevenin's theorem states that any two-terminal network of resistors and voltage source is equivalent to a single resistor Rth in series with a single voltage source Vth. Here, Vth=V(open circuit) and Rth=V(open circuit)/I(short circuit) Using an oscilloscope, an ammeter, and a DC power supply, measure the Vth and Rth of 1) Multimeter and 2) 1.5V battery. You also have to consider the Vth and Rth of the oscilloscope, the ammeter and the power supply.