카르노 맵을 이용한 간략화 2) 입력변수가 n이면 2n 개의 빈칸 작성 3) 민텀은 “1”, 맥스텀은 “0”을 해당칸에 기입

Presentation on theme: "카르노 맵을 이용한 간략화 2) 입력변수가 n이면 2n 개의 빈칸 작성 3) 민텀은 “1”, 맥스텀은 “0”을 해당칸에 기입"— Presentation transcript:

1 카르노 맵을 이용한 간략화 2) 입력변수가 n이면 2n 개의 빈칸 작성 3) 민텀은 “1”, 맥스텀은 “0”을 해당칸에 기입
1) 주어진 함수식을 표준형으로 전개 2) 입력변수가 n이면 2n 개의 빈칸 작성 3) 민텀은 “1”, 맥스텀은 “0”을 해당칸에 기입 4) 이웃하는 “1” 또는 “0”의 묶음을 묶는다(옥테드, 쿼드, 페어 순으로 말아감기, 겹쳐묶기를 적용) 5) 각 묶음에 대하여 행과 열의 공통변수를 찾아 간략화된 함수식 완성(“1”의 묶음은 곱의합형, “0”의 묶음은 합의곱형)

2 표준형 전개 맥스텀(Maxterm, 최대항) 맥스텀의 곱형 모든 입력변수를 포함하는 합의 항
F = (A+B) •(B+C) • (A+B+C) 맥스텀의 곱형 = (A+B+C) • (A+B+C) • (A+B+C) • (A+B+C) • (A+B+C) 맥스텀

3 표준형 전개 표준형에는 민텀의 합형과 맥스텀의 곱형 2가지 형태가 있음 민텀(Minterm, 최소항) 민텀의 합형
2가지 형태가 있음 민텀(Minterm, 최소항) 모든 입력변수를 포함하는 곱의 항 F = AB + BC + ABC 민텀의 합형 = ABC + ABC + ABC + ABC + ABC 민텀

4 카르노맵(Karnaugh map) (1) 2변수 카르노맵 A B 1 (2) 3변수 카르노맵 C 00 01 11 10 1 AB

5 카르노맵(Karnaugh map) 함수 매핑 3변수_예

6 카르노맵(Karnaugh map) 3변수 매핑_예

7 카르노맵(Karnaugh map) 함수식은 곱의 합형 묶음의 개수는 항의 개수와 같다 F = BC + BC
CD CD CD CD AB CD 00 (AB) 01 (AB) 11 (AB) 10 (AB) F = BC + BC

8 카르노맵(Karnaugh map) 4변수

9 카르노맵(Karnaugh map) F = 1 • CD = CD CD CD CD CD CD 00 01 11 10 AB 1
AB 1 00 (AB) 01 (AB) 11 (AB) 10 (AB) F = 1 • CD = CD

10 카르노맵(Karnaugh map) F = 1 • D = D CD CD CD CD CD 00 01 11 10 AB 1 1 1 1
AB 00 (AB) 01 (AB) 11 (AB) 10 (AB) F = 1 • D = D

11 카르노맵(Karnaugh map) 무시항을 갖는 부울식의 카르노맵 무시항(don’t care): 0 또는 1로 취급

12 조합회로 조합논리회로(Combination Logical Circuit)
현재의 입력 조합에 의해서만 출력이 직접 결정되는 논리 게이트로 구성된 회로 특히 조합논리회로를 1개의 소자로 집적한 것을 조합(논리)게이트라 부름 단일 출력 조합회로와 다중 출력 조합회로로 구분 단일출력 조합회로(NAND, NOR, EX-OR, EX-NOR) 다중출력 조합회로 가산, 감산 등의 연산회로와 데이터 전송 등에 관련된 회로에 이용 반가산기, 전가산기, 디코더, 엔코더, 멀티플렉서

13 조합논리회로 설계과정 블록도 설계 개념도 설계 기본 원칙

14 다중 출력 조합 논리 회로 반 가산기(Half Adder) 전 가산기(Full Adder) 디코더(Decoder)
비교기(comparator) 인코더(Encoder) 멀티플렉서(Multiplexer) 디멀티플렉서(Demultiplexer)

15 반 가산기(Half Adder) 1비트의 두 수를 더하는 논리회로 진리표 불 대수식
S = A • B + A • B = A + B C = A • B A B Carry Sum Ai Bi Si Ci Ai Bi HA Si Ci

16 감산기(subtractor)  반감산기(half subtractor, HS)

17 감산기(subtractor)  반감산기(half subtractor, HS)

18 전 가산기(Full Adder) 4비트 병렬 2진 가산기 X Y Ci S C 0 0 0 0 0 1 0 1 0 0 1 1
앞자리에서 발생한 캐리포함 3개의 입 력을 받아 더하는 회로 X Y Ci S C 0 0 1 0 0 1 1 1 4비트 병렬 2진 가산기

19 코드변환기(code converter)

20 디코더와 인코더 디코더(decoder) : 코드를 입력하여 서로 다른 정보로 바꾸는 회로
코드를 해석하여 정보를 출력 인코더(encoder) : 정보를 이진코드로 만들어 주는 회로 정보를 코드화하여 출력

21 인코더(Encoder) 2n 개의 신호를 입력받아 n개의 출력 신호를 얻는 회로(부호기) 출력선의 수만큼 OR게이트로 구성
입력중 1개가 “1”이면 나머지는 “0” 2 x 4 인코더의 진리표 및 블럭도 . . . 2n xn encoder X0 X1 X2 X2n I0 I1 I2 In-1 D0 D1 D2 D3 A B 0 0 0 1 1 0 1 1 2N to N(2N x N) Encoder

22 디코더(Decoder) n개의 신호를 입력받아 2n개의 출력 신호를 얻는 회로(해독기) 출력선의 수만큼 AND게이트로 구성
출력중 1개가 “1”이면 나머지는 “0” 2 x 4 디코더의 진리표 A B Y0 Y1 Y2 Y3 0 0 0 1 1 0 1 1 I0 I1 I2 In-1 X0 X1 X2 X2n . . . n x 2n decoder N to 2N(N x 2N) Decoder

23 (a) 공통 애노드형 (b) 공통 캐소드형 7 세그먼트 표시기의 두 가지 형태
디코더의 응용 7 세그먼트 표시기 (a) 공통 애노드형 (b) 공통 캐소드형 7 세그먼트 표시기의 두 가지 형태

24 - 한 개의 선으로 정보를 받아 2n개의 가능한 출력선 중에서 하나를 선택하여 정보를 출력하는 회로 (데이터 분배기)
디멀티플렉서(demultiplexer) E S0 S1 D0 D1 D2 D3 1   1×4 DEMUX - 한 개의 선으로 정보를 받아 2n개의 가능한 출력선 중에서 하나를 선택하여 정보를 출력하는 회로 (데이터 분배기)

25 디코더/디멀티플렉서  디멀티플렉서(demultiplexer, DEMUX)
DUMUX는 하나의 데이터 입력이 있고 제어입력(control input)들의 값에 따라 출력 중의 하나에 데이터 입력이 연결된다. 디코더와 디멀티플렉서의 논리회로는 모두 근본적으로 동일하다. 디멀티플렉서의 데이터 입력은 디코더에서 인에이블 입력이다.

26 디코더/디멀티플렉서 3×8 디코더는 1×8 디멀티플렉서가 된다. 디코더에서의 3개 입 력(A, B, C)은 제어입력들로 출력을 선택. 인에이블 입력(E')은 DEMUX에서는 데이터 입력이 된다. 따라서 하나의 인에이블입력(E')과 3개의 데이터 입력(A, B, C)을 가지고 있는 디코더는 DEMUX로서 사용할 수 있으므로 3×8 디코더/디멀티플렉서라고 한다.

27 비교기(comparator) 2진 비교기 및 진리표 A B A>B A=B A<B 0 0 0 1 1 0 1 1
0 0 0 1 1 0 1 1 2진 비교기 및 진리표

28 멀티플렉서(multiplexer, MUX)
멀티플렉서(multiplex, MUX)는 선택될 데이터 입력 중의 하나를 하나의 출력으로 공급하는 조합논리회로 2n개의 데이터입력(data input)과 이들 입력 중에서 하나를 선택하기 위한 n개의 제어입력(control input) 그리고 1개의 데이터출력(data output)으로 이루어진다

29 멀티플렉서(multiplexer, MUX)
 2X1 MUX

30 멀티플렉서(Multiplexer) 4X1 MUX . . . S0 S1 Y 0 0 0 1 1 0 1 1 I0 I1 I2 I3
In-1 I0 I1 I2 I3 E s0 s1 X X . . . N x 1 MUX s0 s sm S0 S1 Y 0 0 0 1 1 0 1 1 I0 I1 I2 I3

31 순차논리회로  이진 순차(binary sequence) 순차적으로 변하는 2진수
증가하는 형태의 이진순차를 이진상향 계수 순차(binary up-count sequence) 감소하는 형태의 이진순차를 이진하향 계수 순차(binary down-count sequence) 이진순차를 출력하는 회로를 이진카운터(binary counter)

32 순차논리회로  이진 순차(binary sequence)
이진 상향 계수 순차에서 000 다음의 출력패턴은 001, 001 다음의 출력패턴은 010 등등이다. 이 경우 001은 이전 출력 000을 기억해야만 출력패턴이 발생된다. 010은 이전 출력 001을 기억해야 함. 그러므로 조합논리회로와는 달리 이전 상태를 기억할 수 있는 기능을 갖는 회로가 있어야 이진순차가 이루어지는 디지털 시스템을 설계할 수 있다. 이와 같이 메모리기능을 갖는 논리회로를 순차논리회로(sequential logic circuit)라고 함.

33 순차논리회로  순차논리회로 조합논리회로에 기억요소(memory element)가 연결되어 있고 기억요소의 출력이 조합논리회로의 입력으로 궤환되는 구조 메모리요소는 어떤 주어진 시간의 2진 정보를 저장하며 순차논리회로의 상태(state) 입력신호는 외부로부터 입력신호인 2진 정보와 메모리 요소의 현재상태(present state) 값 출력은 외부 입력신호와 현재상태 입력의 함수 순차논리회로는 현재의 입출력값 뿐만 아니라 과거의 입출력값에 따른 출력값에 의해 특징 순차논리회로는 이전 값을 기억하기 위해 메모리 기능을 가져야만 한다. 조합논리회로에 추가되는 메모리의 개념과 피드백 회로 구성에 대해서 잘 이해해야 한다.

34 순차논리회로  메모리 기능(추가 부분) 디지털 시스템에 메모리 기능이 없는 경우에는 키보드의 4를 누르고 있으면 7 세그먼트는 4를 표시하지만, 누르지 않으면 바로 4 표시가 사라진다. 메모리 기능이 있는 경우는 키보드의 4를 누르고 있으면 7 세그먼트는 4를 표시하고, 누르지 않아도 현재 상태를 기억하므로 4를 계속 표시한다.

35 순차논리회로의 종류 동기식(synchronous) 순차논리회로 : 정해진 시간에 의해서 동작
비동기식(asynchronous) 순차논리회로 : 정해진 시간에 관계없이 동작 클럭신호 레벨 트리거링(level triggering) : 1 또는 0 레벨에서 동작 에지 트리거링(edge triggering) : 정 에지 또는 부 에지 동작

36 게이트 지연과 타이밍도 NOT 게이트와 타이밍도 전달 지연시간을 고려한 타이밍도

37 게이트 지연과 타이밍도 지연회로를 갖는 논리회로의 타이밍도 피드백 구조의 논리회로

38 플립플롭(flip-flop, F/F) 순서 논리 회로는 플립플롭(flip-flop)과 조합 논리 회로로 구성된 논리 회로를 의미 순서 논리 회로에서는 회로의 상태를 기억하는 기억 소자가 필요한데 가장 대표적인 기억 소자가 플립플롭이다. 순서 논리 회로는 동기식(synchronous)과 비동기식(asynchronous)으로 분류 동기식 순서 논리 회로는 클록(clock) 펄스를 사용해서 여러 개의 플립플롭을 동시에 동작 비동기식 순서 논리 회로는 클록 펄스를 사용하지 않고 플립플롭을 동작시킨다. - 기본적인 플립플롭(SR 래치) Q 1 1 1 0 0 1 0 0 불변 1 불안정 S R Q 0 0 0 1 1 0 1 1 불변 1 불안정

39 RS-플립플롭(RS-Flip Flop)
모든 플립플롭의 기본 2개의 NOR 혹은 2개의 NAND 회로의 조합으로 구성(주로 NOR가 사용) Q(t+1)은 클럭천이가 발생된 후에 Q 값: 다음상태(next state) 출력 Q(t)는 때때로 클럭천이가 발생하기 전의 Q 값: 현재상태(present state) 출력 ×는 무정의(indeterminate) 출력 두 개의 NOR 게이트로 만든 플립-플롭 RS-FF의 특성표 RS-FF의 블럭도 1 2 Q R S 0 or 1 1 2 Q R S S R Qt+1 무변화,Q(t) 1 부정,x R Q FF S Q

40 RS-플립플롭(RS-Flip Flop)
진리표, 특성방정식 레벨 트리거링 설계

41 D-플립플롭(D-Flip Flop) 특성표 및 진리표 와 특성방정식 레벨 트리거링

42 기억소자(레지스터, RAM)을 구성하는 FF 입력이 그대로 출력에 전달
D-플립플롭(D-Flip Flop) 기억소자(레지스터, RAM)을 구성하는 FF 입력이 그대로 출력에 전달 D-FF의 특성표 D-FF의 블럭도 JK-FF의 D-FF화 D Qn+1 1 D Q FF Q K Q FF J Q C D Q 1 1 1 0 0  1 불변

43 JK-플립플롭(JK-Flip Flop)
RS-FF 에서의 부정입력조건( S=R=1)을 개선한 FF J=S, K=R 단자와 동일 J=K=1 일 때 출력은 반전(Toggle) JK FF 한 종류로 다른 모든 FF 구성 가능(만능 FF) JK-FF의 특성표 JK-FF의 블럭도 J K Qn+1 무변화 1 반전 K Q FF J Q

44 JK-플립플롭(JK-Flip Flop)
특성표및 진리표와 특성방정식 레벌 트리거링

45 JK-플립플롭(JK-Flip Flop)
레벨 트리거링 레이스 문제(race condition): 출력이 입력에 피드백 연결되어 있기 때문에 클럭 레벨폭이 F/F 지연시간보다 크면, 토글동작에서 출력 상태가 계속 바뀜 - 해결 방법 : 1. 클럭 레벨폭을 F/F 지연시간 보다 짧게 2. 에지트리거링 구조의 플립플롭으로 설계

46 T-플립플롭(T-Flip Flop) 특성표 및 진리표 와 특성방정식 설계

47 카운터,타이머를 구성하는 FF T-플립플롭(T-Flip Flop) T-FF의 특성표 T-FF의 블럭도 JK-FF의 T-FF화
Qn+1 1 무변화 반전 T Q FF Q K Q FF J Q

48 마스터-슬레이브 플립플롭 - 참고사항 : 멀티바이브레이터
불안정 멀티바이브레이터(Astable Multivibrator; 구형파 발진기) 단안정 멀티바이브레이터(One Shot Multivibrator) 쌍안정 멀티바이브레이터(Bistable Multivibrator) 두 개의 안정한 상태를 가지며, 모든 플립플롭은 여기에 속한다.

49 레지스터와 카운터 - 레지스터 데이터 레지스터/ 시프트 레지스터/ 링카운터 /존슨카운터 - 카운터 동기식 카운터(이진카운터)/
비동기식 카운터(리플카운터)

50 레지스터와 카운터 레지스터(register) 이진 정보를 일시적으로 저장하는 장치
플립플롭은 한 비트의 정보를 저장, 여러 개의 플립플롭을 이용하여 레지스터를 만듬 만약 n비트 레지스터를 설계하려면 n개의 플립플롭이 필요 레지스터는 어떤 자료처리 작업을 수행하는 조합 게이트를 갖는다. 즉 레지스터에서 플립플롭은 2진 정보를 저장하고 게이트는 새로운 정보를 플립플롭에 전송할 시기와 방법을 제어한다. 카운터(counter) 입력펄스가 가해짐에 따라 정해진 순서에 따라서 상태값이 바뀌는 레지스터 카운터에 있는 조합 게이트는 레지스터에서 미리 정해진 2진식 상태순서를 만듬. 카운터는 레지스터의 특수한 형태

51 - 데이터 레지스터(data register)
레지스터와 카운터 - 데이터 레지스터(data register) 8비트 데이터 레지스터 - 플립플롭은 하나의 2진 디짓(binary digit)를 저장할 수 있다. - 8비트를 저장하기 위해서는 8개의 플립플롭을 사용해야 한다.

52 - 시프트 레지스터(shift register)
레지스터와 카운터 - 시프트 레지스터(shift register) 각 플립플롭의 출력을 인접한 플립플롭의 입력에 간단히 연결함으로써 각 플립플롭의 출력은 인접한 플립플롭으로 넘겨지는 구조의 레지스터 시프트 레지스터 사용 예 : 전자계산기

53 레지스터와 카운터 - 시프트 레지스터(shift register)의 종류

54 - 시프트 레지스터(shift register)의 종류
레지스터와 카운터 - 시프트 레지스터(shift register)의 종류 D 플립플롭 이용 JK 플립플롭 이용

55 레지스터와 카운터 시프트 레지스터(shift register)의 응용 이진 카운터

56 - 시프트 레지스터(shift register)의 응용
레지스터와 카운터 - 시프트 레지스터(shift register)의 응용 링카운터(Ring Counter): 연속적인 논리펄스를 발생시키기 위한 제어 회로에 응용 순서도

57 - 시프트 레지스터(shift register)의 응용
레지스터와 카운터 - 시프트 레지스터(shift register)의 응용 존슨카운터(Johnson Counter):

58 - 시프트 레지스터(shift register)의 응용
레지스터와 카운터 - 시프트 레지스터(shift register)의 응용 존슨카운터(Johnson Counter)의 P펄스

59 - 시프트 레지스터(shift register)의 응용
레지스터와 카운터 - 시프트 레지스터(shift register)의 응용 직렬연산 가산기