Chapter 08. 플립플롭.

Presentation on theme: "Chapter 08. 플립플롭."— Presentation transcript:

1 Chapter 08. 플립플롭

2 NOR 래치회로와 NAND 래치회로의 동작을 이해하고 설명할 수 있다.
SR 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭의 동작을 구분하여 이해할 수 있다. 클록형 플립플롭, 에지 트리거 플립플롭, 주종형 플립플롭의 차이점을 설명할 수 있다. 비동기 입력의 동작을 이해하고 응용할 수 있다. 멀티바이브레이터의 종류 및 동작 특성을 이해하고 설계할 수 있다. 01. 기본적인 플립플롭 05. T 플립플롭 02. SR 플립플롭 비동기 입력 03. D 플립플롭 플립플롭의 동작 특성 04. JK 플립플롭 멀티바이브레이터

3 01 기본적인 플립플롭 플립플롭(flip-flop)과 래치(latch)는 두 개의 안정된(bi-stable) 상태 중 하나를 가지 는 1비트 기억소자 플립플롭과 래치도 게이트로 구성되지만 조합논리회로와 달리 궤환(feed back)이 있다. 래치회로는 근본적으로는 플립플롭과 유사한 기능을 수행 <NOR 래치회로> <NAND 래치회로>

4 01 기본적인 플립플롭 1. NOR 게이트로 구성된 SR 래치 A B F 1 <진리표> (1) 일 때
Q(t+1) 0 0 0 1 1 0 1 1 Q(t)(불변) 1 (부정) A B F 1 <진리표> <NOR 진리표> (1) 일 때  출력은 현재상태 유지

5 01 기본적인 플립플롭 (2) 일 때 (3) 일 때  출력 : Q =1  출력 : Q =0 (4) 일 때
(2) 일 때 (3) 일 때  출력 : Q =0  출력 : Q =1 (4) 일 때  출력 : 부정 (Q =0, Q =0)

6 Section 01 기본적인 플립플롭 예제 8-1 그림과 같은 파형을 NOR 게이트 S-R 래치회로에 인가하였을 때, 출력 Q 의 파형을 그려 보아라. 단, Q 는 0으로 초기화되어 있으며, 게이트에서의 전파지연은 없는 것으로 가정한다.

7 01 기본적인 플립플롭 2. NAND 게이트로 구성된 SR 래치 A B F 1 <진리표> (1) 일 때
Q(t+1) 0 0 0 1 1 0 1 1 (부정) 1 Q(t)(불변) A B F 1 <진리표> <NAND 진리표> (1) 일 때  출력 : 부정 (Q =1, Q =1)

8 01 기본적인 플립플롭 (2) 일 때 (3) 일 때  출력 : Q =1  출력 : Q =0 (4) 일 때
(2) 일 때 (3) 일 때  출력 : Q =1  출력 : Q =0 (4) 일 때  출력은 현재상태 유지

9 Section 01 기본적인 플립플롭 예제 8-2 그림과 같은 파형을 NAND 게이트 S-R 래치회로에 인가하였을 때, 출력 Q 의 파형을 그려 보아라. 단, Q 는 0으로 초기화되어 있으며, 게이트에서의 전파지연은 없는 것으로 가정한다.

10 01 기본적인 플립플롭 3. SR 래치의 응용 예 래치 : 기계적인 스위치에서 일어나는 접점(contact)의 바운싱(bouncing) 영향을 제거하는데 사용 바운싱 : 기계적인 스위치 내부에 존재하는 스프링의 탄성과 접점면의 불균일성 때문에 스위치를 개폐하는 경우 여러 번 붙었다가 떨어지는 현상 *풀-업 저항: R1, R2 <스위치 회로> <래치를 부가한 스위치 회로> <이상적인 출력> <래치가 없을 때의 출력(Q)> <래치가 있을 때의 출력(Q)> <실제의 출력>

11 * 클록형 SR 플립플롭을 Gated SR 래치라고도 한다.
CP=0이면 동작하지 않음 <논리기호> <회로도> CP=0인 경우 S와 R의 입력에 관계없이 앞단의 AND 게이트 G3과 G4의 출력이 항상 0이므로 플립플롭의 출력은 불변 CP=1인 경우 S와 R의 입력이 회로 후단의 NOR 게이트 G1과 G2의 입력으로 전달되어 앞에서 설명한 SR 래치와 같은 동작을 수행 * 클록형 SR 플립플롭을 Gated SR 래치라고도 한다.

12 02 SR 플립플롭 CP S R Q(t+1) 1 0 0 Q(t) 0 1 1 0 1 1 (부정) Q(t) S R Q(t+1)
0 0 Q(t) 0 1 1 0 1 1 (부정) Q(t) S R Q(t+1) 1 (부정) <SR 플립플롭의 진리표> <SR 플립플롭의 특성표> 특성 방정식 (characteristic equation) * Q(t) : 현재 상태 * Q(t +1) : 다음 상태

13 02 SR 플립플롭 클록형 SR 플립플롭(NAND형) <SR 플립플롭의 상태도> <회로도>
CP=0이면 동작하지 않음 <회로도> <논리기호>

14 Section 02 S-R 플립플롭 그림과 같은 파형을 클록형 S-R 플립플롭에 인가하였을 때, 출력 Q의 파형을 그려 보아라. 단, Q는 0으로 초기화되어 있으며, 게이트에서의 전파지연은 없는 것으로 가정한다. 예제 8-3

15 02 SR 플립플롭 2. 에지 트리거 SR 플립플롭 클록형 SR 플립플롭은 클록펄스가 1인 상태에서 모든 동작이 수행
플립플롭의 동작시간보다도 클록펄스의 지속시간이 길면 플립플롭은 여러 차례 동작이 수행되기 때문에 예측치 못한 동작을 할 여지가 충분 에지 트리거(edge trigger)를 이용 트리거 종류 : 레벨(level) 트리거, 에지(edge) 트리거 클록형 플립플롭은 레벨 트리거로 동작 에지 트리거는 플립플롭의 내부 구조를 바꾸어 클록이 0에서 1로 변하거나 1 에서 0으로 변할 때의 순간에만 입력을 받아들이게 하는 방법

16 02 SR 플립플롭 에지 트리거 SR 플립플롭 <논리회로도>
S와 R입력을 동기입력(synchronous input)이라 한다. <논리회로도> <상승에지 펄스전이검출기> <하강에지 펄스전이검출기>

17 02 SR 플립플롭 에지 트리거 SR 플립플롭의 논리기호와 진리표 <상승에지 트리거 SR 플립플롭>
CP S R Q(t+1)  0 0 Q(t) (불변) 0 1 1 0 1 1 1 (부정) <상승에지 트리거 SR 플립플롭> CP S R Q(t+1)  0 0 Q(t) (불변) 0 1 1 0 1 1 1 (부정) <하강에지 트리거 SR 플립플롭>

18 Section 02 S-R 플립플롭 그림과 같은 파형을 상승에지 S-R 플립플롭에 인가하였을 때, 출력 Q의 파형을 그려 보아라. 단, Q는 0으로 초기화되어 있으며, 게이트에서의 전파지연은 없는 것으로 가정한다. 예제 8-4

19 02 SR 플립플롭 3. 주종형 SR 플립플롭 주종형(master-slave) 플립플롭 : 레벨 트리거링의 문제점을 해결하기 위한 Another Solution. CP=1 외부의 S와 R의 입력이 Master 플립플롭에 전달 Slave 플립플롭은 CP=0이므로 동작하지 않음. CP=0 Slave 플립플롭이 동작하여 Q = Y, Q = Y Master 플립플롭은 CP=0이므로 동작하지 않음.

20 02 SR 플립플롭 레이스(race) 현상 플립플롭은 출력이 입력에 피드백되어 있으므로 클록의 레벨 폭이 플립플롭의 지 연시간보다 크면 출력상태에 의해 입력상태가 바뀌고, 이로 인해 다시 출력상태가 바뀌어 플립플롭이 안정화되지 못하는 현상이다. <주종형 SR 플립플롭의 파형도>

21 Section 02 S-R 플립플롭 그림과 같은 파형을 주종형 S-R 플립플롭에 인가하였을 때, 출력 Q의 파형을 그려 보아라. 단, Q는 0으로 초기화되어 있으며, 게이트에서의 전파지연은 없는 것으로 가정한다. 예제 8-5

22 03 D 플립플롭 1. 클록형 D 플립플롭 클록형 SR 플립플롭에서 원하지 않는 상태(S=R=1)를 제거하는 한 가지 방법
클록형 D 플립플롭(Clocked D Flip-Flop)은 클록형 SR 플립플롭을 변형한 것 입력신호 D가 CP에 동기되어 그대로 출력에 전달되는 특성을 가지고 있음 D 플립플롭이라는 이름은 데이터(Data)를 전달하는 것과 지연(Delay)하는 역할 에서 유래

23 03 D 플립플롭 CP=0이면 동작하지 않음 <회로도> <논리기호> CP=1, D=1 G3의 출력은 0, G4의 출력은 1이 된다. 따라서 SR 래치의 입력은 S=0, R=1이 되므로 결과적으로 Q=1을 얻는다. CP=0, D=0 G3의 출력은 1, G4의 출력은 0이 된다. 따라서 SR 래치의 입력은 S=1, R=0이 되므로 결과적으로 Q=0을 얻는다.

24 03 D 플립플롭 CP D Q(t+1) 1 <D 플립플롭의 진리표> Q(t) D Q(t+1) 1
<D 플립플롭의 진리표> Q(t) D Q(t+1) 1 <D 플립플롭의 상태도> <D 플립플롭의 특성표> 특성 방정식 (characteristic equation) * Q(t) : 현재 상태 * Q(t +1) : 다음 상태

25 Section 03 D 플립플롭 그림과 같은 파형을 클록형 D 플립플롭에 인가하였을 때, 출력 Q의 파형을 그려 보아라. 단, Q 는 1로 초기화되어 있으며, 게이트에서의 전파지연은 없는 것으로 가정한다. 예제 8-6

26 03 D 플립플롭 2. 에지 트리거 D 플립플롭 클록형 D 플립플롭의 클록펄스 입력에 펄스전이검출기를 추가하여 구성 CP D
Q(t+1)  1 <상승에지 트리거 D 플립플롭의 논리기호 및 진리표 > CP D Q(t+1)  1 <하강에지 트리거 D 플립플롭의 논리기호 및 진리표>

27 Section 03 D 플립플롭 그림과 같이 파형의 신호가 레벨 트리거, 상승에지 트리거 그리고 하강에지 트리거를 하는 D 플립플롭으로 입력되는 경우 출력 파형을 그려보아라. 단, 출력 Q는 0으로 초기화되어 있으며, 게이트에서의 전파지연은 없는 것으로 가정한다. 예제 8-7

28 03 D 플립플롭 7474(Dual 상승에지 트리거 D 플립플롭)
PR 과 CLR 은 active low이며 PR =0이면 입력 D나 CP에 관계없이 Q=1로 되고 또 한 CLR =0이면 D나 CP에 관계없이 Q=0이 된다. <7474 IC 핀 배치도>

29 03 D 플립플롭 3. 주종형 D 플립플롭 Master 플립플롭의 클록입력은 클록펄스가 그대로 입력되고, Slave 플립플롭 부 분의 클록입력에는 반전된 클록펄스가 입력되도록 구성 CP=1 외부의 D 입력이 Master 플립플롭에 전달 Slave 플립플롭은 CP=0이므로 동작하지 않음. CP=0 Slave 플립플롭이 동작하여 Q = Y, Q = Y Master 플립플롭은 CP=0이므로 동작하지 않음.

30 Section 03 D 플립플롭 예제 8-8 그림과 같은 파형을 주종형 D 플립플롭에 인가하였을 때, 출력 Q의 파형을 그려 보아라. 단, Q는 0으로 초기화되어 있으며, 게이트에서의 전파지연은 없는 것으로 가정한다.

31 04 JK 플립플롭 1. 클록형 JK 플립플롭 JK 플립플롭은 SR 플립플롭에서 S=1, R=1인 경우 출력이 불안정한 상태가 되는 문제점을 개선하여 S=1, R=1에서도 동작하도록 개선한 회로 JK 플립플롭의 J는 S(set)에, K는 R(reset)에 대응하는 입력 J=1, K=1인 경우 JK 플립플롭의 출력은 이전 출력의 보수 상태로 변화 JK 플립플롭은 플립플롭 중에서 가장 많이 사용되는 플립플롭이다. JK 플립플롭에서 J와 K의 어원에 대한 정확한 근거는 없으나, 미국의 물리학자 잭 킬비 (Jack S. Kilby, 1923~2005)의 이름 이니셜이라는 설이 있다. Texas Instruments사의 엔지니어였던 잭 킬비는 1958년 집적회로를 발명했고, 2000년에 노벨 물리학상을 수상했다. 또 다른 설은 가장 흔한 미국 남녀 이름인 John과 Kate에서 따온 말이라고도 하지만 정확 한 것은 알려져 있지 않다.

32 04 JK 플립플롭 동작 J=0, K=0 : G3과G4의 출력이 모두 0이므로 G1과 G2로 구성된 SR 래치는 출력이 변 하지 않는다. J=0, K=1 : G4의 출력은 0이 되고 G3의 출력은 Q(t)∙K∙CP 인데 K=1, CP=1이므로 Q(t)가 된다. J=1, K=0 : G3의 출력은 0이 되고 G4의 출력은 Q (t)∙J∙CP 인데 J=1, CP=1이므로 Q (t)가 된다. J=1, K=1 : G3의 출력은 Q(t)∙K∙CP 인데 K=1, CP=1이므로 Q(t)가 된다. 또한 G4의 출력은 Q (t)∙J∙CP 인데 J=1, CP=1이므로 Q (t)가 된다. Q(t)=0인 경우 SR 래치의 S=1, R=0인 경우와 같으므로 출력은 Q(t+1)=1이 된다. 마찬가지로 Q(t)=1인 경우 SR 래치의 S=0, R=1인 경우와 같으므로 출력은 Q(t+1)=0이 된다. 따라서 출력은 보수가 된다. CP=0이면 동작하지 않음 <회로도> <논리기호>

33 04 JK 플립플롭 CP J K Q(t+1) 1 0 0 Q(t) (불변) 0 1 1 0 1 1 (toggle)
Q(t) J K Q(t+1) 1 CP J K Q(t+1) 1 0 0 Q(t) (불변) 0 1 1 0 1 1 (toggle) <JK 플립플롭의 진리표> <JK 플립플롭의 특성표> 특성 방정식 (characteristic equation) * Q(t) : 현재 상태 * Q(t +1) : 다음 상태

34 04 JK 플립플롭 <JK 플립플롭의 상태도> <회로도> <논리기호>
클록형 JK 플립플롭(NAND 게이트형)

35 Section 04 J-K 플립플롭 그림과 같은 파형을 클록형 J-K 플립플롭에 인가하였을 때, 출력 Q의 파형을 그려 보아라. 단, Q는 0으로 초기화되어 있으며, 게이트에서의 전파지연은 없는 것으로 가정한다. 예제 8-9

36 04 JK 플립플롭 2. 에지 트리거 JK 플립플롭 클록형 JK 플립플롭의 클록펄스 입력에 펄스전이 검출기를 추가하여 구성

37 04 JK 플립플롭 에지 트리거 JK 플립플롭의 논리기호와 진리표
CP J K Q(t+1)  0 0 Q(t) (불변) 0 1 1 0 1 1 1 Q (t) (toggle) <상승 에지 트리거 JK 플립플롭의 논리기호 및 진리표> CP J K Q(t+1)  0 0 Q(t) (불변) 0 1 1 0 1 1 1 Q (t) (toggle) <하강 에지 트리거 JK 플립플롭의 논리기호 및 진리표>

38 04 JK 플립플롭 74112(Dual 하강에지 트리거 JK 플립플롭)
PR 과 CLR 은 active low이며 PR =0으로 하면 입력 J, K, CP에 관계없이 Q=1로 되고 또한 CLR =0로 하면 J, K, CP에 관계없이 Q=0이 된다. <74112 IC 핀 배치도>

39 Section 04 J-K 플립플롭 그림과 같은 파형을 상승에지 J-K 플립플롭에 인가하였을 때, 출력 Q의 파형을 그려 보아라. 단, Q는 1로 초기화되어 있으며, 게이트에서의 전파지연은 없는 것으로 가정한다. 예제 8-10

40 04 JK 플립플롭 3. 주종형 JK 플립플롭 Master 플립플롭의 클록입력은 클록펄스가 그대로 입력되고, Slave 플립플롭 부 분의 클록입력에는 반전된 클록펄스가 입력되도록 구성 CP=1 외부의 J와 K의 입력이 Master 플립플롭에 전달 Slave 플립플롭은 CP=0이므로 동작하지 않음. CP=0 Slave 플립플롭이 동작하여 Q = Y, Q = Y Master 플립플롭은 CP=0이므로 동작하지 않음.

41 04 JK 플립플롭 <주종형 JK 플립플롭의 파형도>

42 04 JK 플립플롭 7476(Dual 하강에지 트리거 주종형 JK 플립플롭)
카운터 등에서 가장 널리 쓰이는 하강에지 트리거 주종형 JK 플립플롭이며, 2개 가 하나의 패키지 안에 들어있다. 7474와 마찬가지로 비동기 입력인 PR 과 CLR 단자가 있다. <7476의 핀 배치도>

43 Section 04 J-K 플립플롭 예제 8-11 그림과 같은 파형을 주종형 J-K 플립플롭에 인가하였을 때, 출력 Q의 파형을 그려 보아라. 단, Q는 0으로 초기화되어 있으며, 게이트에서의 전파지연은 없는 것으로 가정한다.

44 05 T 플립플롭 1. 클록형 T 플립플롭 JK 플립플롭의 J와 K 입력을 묶어서 하나의 입력신호 T로 동작시키는 플립플롭
T 플립플롭의 입력 T=0이면, T 플립플롭은 J=0, K=0인 JK 플립플롭과 같이 동작하므 로 출력은 변하지 않는다. T=1이면, J=1, K=1인 JK 플립플롭과 같이 동작하므로 출력 은 보수가 된다. <회로도> <논리기호>

45 05 T 플립플롭 CP T Q(t+1) 1 Q(t) Q(t) T Q(t+1) 1 <T 플립플롭의 진리표>
Q(t) Q(t) T Q(t+1) 1 <T 플립플롭의 진리표> <T 플립플롭의 특성표> <T 플립플롭의 상태도> * Q(t) : 현재 상태 * Q(t +1) : 다음 상태 특성 방정식 (characteristic equation)

46 Section 05 T 플립플롭 예제 8-12 그림과 같은 파형을 클록형 T 플립플롭에 인가하였을 때, 출력 Q의 파형을 그려 보아라. 단, Q는 0으로 초기화되어 있으며, 게이트에서의 전파지연은 없는 것으로 가정한다.

47 05 T 플립플롭 2. 에지 트리거 T 플립플롭 클록형 T 플립플롭의 클록펄스 입력에 펄스 전이 검출기를 추가하여 구성 CP
Q(t+1)  Q(t) 1 <상승에지 트리거 T 플립플롭> CP T Q(t+1)  Q(t) 1 <하강에지 트리거 T 플립플롭>

48 05 T 플립플롭 에지 트리거 T 플립플롭은 T 입력은 논리 1 상태로 고정하고 CP에 클록펄스를 트 리거 입력으로 사용하기도 한다. 이러한 경우 T 플립플롭은 클록펄스가 들어올 때마다 상태가 바뀌어지는 회로이다. T 플립플롭을 구성하는 방법 <D 플립플롭을 이용> <JK 플립플롭을 이용>

49 Section 05 T 플립플롭 J-K 플립플롭을 그림과 같이 연결하고 T와 EN 파형을 플립플롭에 인가하였을 때, 출력 Q의 파형을 그려 보아라. 단, Q는 0으로 초기화되어 있으며, 게이트에서의 전파지연은 없는 것으로 가정한다. 예제 8-13

50 06 비동기 입력 대부분의 플립플롭은 클록펄스에 의해서 플립플롭의 상태를 변화시킬 수 있는 동기입력이 있고, 클록펄스와 관계없이 비동기적으로 변화시킬 수 있는 비동 기 입력인 preset( PR ) 입력과 clear( CLR ) 입력이 있다. 비동기 입력들은 플립플롭의 초기조건을 결정하는 등 다방면으로 유용하게 사용 CP J K Q 1   변화 없음 toggle Active low <JK 플립플롭의 블록도와 진리표(비동기 입력을 가진 에지 트리거링)>

51 06 비동기 입력 <preset 입력과 clear 입력에 있는 JK 플립플롭의 논리회로>

52 Section 06 비동기 입력 그림과 같이 하강에지 J-K 플립플롭의 J와 K 입력을 논리 1로 하고, 과 입력에 그림의 파형을 인가하였을 때, 출력 Q의 파형을 그려 보아라. 단, Q는 0으로 초기화되어 있으며, 게이트에서의 전파지연은 없는 것으로 가정한다. 예제 8-14

53 07 플립플롭의 동작 특성 1. 전파지연시간(Propagation Delay Time)
입력 신호가 가해진 후 출력에 변화가 일어날 때까지의 시간 간격 <클록펄스의 전파지연시간> <Preset와 Clear에서의 전파지연시간>

54 07 플립플롭의 동작 특성 2. 설정 시간(Set-up Time)
설정시간은 플립플롭의 입력신호가 플립플롭에서 안전하게 동작할 수 있도록 하는 시간 CP의 상승에지 변이 전에 입력값은 일정 시간 동안 유지해야 함

55 07 플립플롭의 동작 특성 3. 보류 시간(Hold Time) 보류 시간도 플립플롭이 신뢰성 있게 동작할 수 있도록 하는 시간
CP가 상승에지 변이 이후에도 입력값이 변해서는 안 되는 일정한 시간

56 07 플립플롭의 동작 특성 4. 펄스 폭(Pulse Widths)
5. 최대 클록 주파수(Maximum Clock Frequency) 최대 클록 주파수 (Maximum Clock Frequency)플립플롭의 동작속도를 결정하는 중요한 파라미터 최대 클록 주파수는 플립플롭이 안전하게 동작할 수 있는 최대 주파수 항상 최대 클록 주파수 이하에서 동작시켜야 한다.

57 07 플립플롭의 동작 특성 6. 전력 소모(Power Dissipation) 전력소모 = DC 공급전압  평균 공급전류
플립플롭이 +5V DC 전원에서 동작하고 50mA의 전류가 흐르는 경우 전력 손실 이와 같은 플립플롭이 10개로 구성된 디지털 시스템의 요구되는 전체 전력 디지털 시스템에 공급되어야 하는 전류의 양. 전력소모 = DC 공급전압  평균 공급전류

58 07 플립플롭의 동작 특성 7. 기타 특성 디지털 논리 게이트의 전기적 특성에 있는 잡음 여유도, 팬-아웃, 팬-인 등이 플립 플롭에도 적용될 수 있다. 8. 플립플롭의 특성비교(Comparison of specific flip-flops) Parameter (Times in ns) TTL CMOS 7474 74LS112 74C74 74HC112 ts(set-up) 20 60 25 th(hold) 5 tPHL(from CLK to Q) 40 24 200 31 tPLH(from CLK to Q) 16 tPHL(from to Q) 225 41 tPLH(from to Q) tW(L)(CLK LOW time) 37 15 100 tW(H)(CLK HIGH time) 30 tW(L)(at or ) fMAX(in MHz)

59 08 멀티바이브레이터 멀티바이브레이터(multivibrator)는 디지털 시스템에서 매우 중요하게 사용되는 것 중의 하나
기본적으로 두 개의 인버터(inverter)로 구성되어 있고 각각의 출력을 궤환 (feedback)시켜서 서로 상대 인버터를 입력으로 한다. 이와 같은 형태의 인버터는 한쪽 인버터의 출력이 0이면 다른 한쪽 인버터의 출 력은 반드시 1이어서 동시에 같은 상태에 있을 수는 없다. 멀티바이브레이터는 디지털 시스템에서 2진수를 저장하고, 펄스 수를 세며, 연산 을 동기화하고 그 외 여러 가지 중요한 기능을 수행 구성에 따른 멀티바이브레이터의 종류 무안정 멀티바이브레이터(astable multivibrator, 구형파 발진기) 단안정 멀티바이브레이터(monostable multivibrator, one-shot 멀티바이브레이터) 쌍안정 멀티바이브레이터(bistable multivibrator, 플립플롭과 같음)

60 08 멀티바이브레이터 1. 무안정 멀티바이브레이터 NOT 게이트를 이용한 무안정 멀티바이브레이터 회로
무안정(또는 비안정, 불안정) 멀티바이브레이터는 불안정한 두 가지 상태 High 또는 Low 상태를 가지며, 한 쪽 상태에 머무르지 못하고 두 상태를 왔다 갔다 하 는 것으로서 일종의 발진기(oscillator)다. 이것은 외부 입력 없이 스스로 주기적인 구형파를 발생시킨다. NOT 게이트를 이용한 무안정 멀티바이브레이터 회로 <회로도> <출력파형> 발진 주파수 :

61 08 멀티바이브레이터 슈미트 트리거를 이용한 무안정 멀티바이브레이터 회로
슈미트 트리거(Schmitt trigger)는 단안정 멀티바이브레이터라고 할 수 있다. 구형파가 아닌 입력이 들어오더라도 구형파 출력을 얻을 수 있음 <핀 배치도> <입출력 특성곡선> 74LS14 IC의 핀 배치도 및 입출력 특성

62 08 멀티바이브레이터 7414를 이용한 무안정 멀티바이브레이터 회로
출력이 High 상태이면 커패시터 C는 저항 R을 통해서 충전된다. 입력전압이 UTL 이상으로 상승하면 출력은 Low 상태로 바뀌고 커패시터 C는 저항 R을 통해서 방 전하기 시작한다. 입력전압이 LTL 미만으로 떨어지면 출력은 High 상태로 전환 되며 다시 커패시터는 충전하기 시작한다. 발진 주파수 : <회로도> IC 종류 k 값 비고 7414 0.8 74LS14 74HC14 1.2 <입출력 특성곡선>

63 08 멀티바이브레이터 무안정 멀티바이브레이터로 동작하는 타이머 555
타이머 555는 구형파 발생 및 단안정 멀티바이브레이터로서 널리 사용 주파수 : <타이머 555를 이용한 구형파 발생기>

64 08 멀티바이브레이터 수정 발진기 보다 정확한 클럭 주파수를 얻기 위해서는 수정발진기를 이용
부하와 클럭 발진기 사이에 인버터 3을 삽입한 이유는 발진주파수가 부하의 영 향을 받지 않도록 하기 위함(버퍼역할) <74LS04를 이용한 수정 발진기 회로> <다른 형태의 수정 발진기 회로>

65 08 멀티바이브레이터 2. 단안정 멀티바이브레이터 단안정(one-shot) 멀티바이브레이터는 입력에 트리거 신호(짧은 펄스)가 가해질 때마다 일정한 폭을 갖는 하나의 구형 펄스를 발생시키는 회로 트리거 신호에 의하여 일단 준 안정상태(quasi-stable)를 유지하다가 곧 안정된 상 태로 복귀 단안정 멀티바이브레이터의 종류 retriggerable 단안정 회로(74122, 74123) non-retriggerable 단안정 회로(74121, 74221) <단안정 멀티바이브레이터 동작 개념도>

66 08 멀티바이브레이터 IC 74121 non-retriggerable 단안정 회로인 74121은 입력측에 NAND 및 AND 게이트를 내장 함으로써 다양한 기능을 실현한 IC 출력 펄스의 폭 : <회로도> <상승에지 트리거링> <하강에지 트리거링> 74121 동작 회로도 및 입출력 파형

67 08 멀티바이브레이터 IC 74123 non-retriggerable 단안정 회로인 74123은 하나의 IC 속에 2개의 단안정 멀티바이 브레이터 회로가 있다. 출력 펄스의 폭 : <회로도> <상승에지 트리거링> <하강에지 트리거링> 74123 동작 회로도 및 입출력 파형

68 08 멀티바이브레이터 단안정 멀티바이브레이터로 동작하는 타이머 555
타이머 555는 non-retriggerable 단안정 멀티바이브레이터로 사용 가능 출력 펄스의 폭 : <타이머 555를 단안정 멀티바이브레이터로 동작 하는 경우>

69