CHAPTER 1 Semiconductor Diode

Presentation on theme: "CHAPTER 1 Semiconductor Diode"— Presentation transcript:

1 CHAPTER 1 Semiconductor Diode
전자회로 1 CHAPTER 1 Semiconductor Diode

2 제1장 Semiconductor Diode의 학습목표
1. 3가지 중요한 Semiconductor 물질인 Si, Ge, GaAs의 특성 이해 2. 전자와 정공(Hole) 이론을 이용한 전도현상 이해 3. n형 Semiconductor와 p형 Semiconductor의 차이점 이해 4. Bias가 없을 때(열 평형 상태), 순방향 바이어스(Forward Bias)일 때, 역방향 바이어스(Reverse Bias)일 때 Semiconductor Diode의 기본 동작과 특성 이해 5. Diode의 특성으로부터 Diode의 dc 저항, ac 저항, 평균 ac 저항의 계산 방법 이해 6. Diode의 등가회로가 이상적인 또는 실제적인 경우에 나타나는 영향 이해 7. Zener Diode와 발광 다이오드(LED)의 동작과 특성 이해

3 1.1 반도체의 특성 이해 ■ 고체의 구조 ▶원자의 구조
①모든 고체는 원자(Atomic)로 구성, 원자는 원소의 성질을 유지하고 있는 가장 작은 입자 ②원자는 원자핵(+)과 원자핵 주위의 일정한 궤도(Orbital)를 선회(자전 및 공전)하는 전자(-)로 구성 ③원자의 전기적 성질은 중성(양성자(+)의 수 = 전자(-)의 수) ④원자는 중성이므로 전자를 잃으면 양(+)이온, 전자를 얻으면 음(-)이온으로 이온화 ⑤원자핵 (Atomic Nucleus)은 양성자(+)와 전하를 갖지 않는 중성자(0)로 구성, 원자핵의 양성자의 수와 중성자의 수는 동일 ⑥양성자의 질량과 중성자의 질량은 동일 ⑦원자 번호(Atomic Number)는 원자의 화학적 성질을 결정, 양성자의 수와 동일 원자 번호 = 양자(+)의 수 = 전자(-)의 수

4 ▶ 전자의 특성 ①전자는 음(-)전하를 띤 입자로서 원자핵(+)을 중심으로 고속 자전과 공전 운동 ②원자 내에서 전자가 회전하고 있는 길(Path)을 궤도(Orbital)라고 하며, K, L, M…등의 배열(Array)로 구성 ③Pauli의 배타 원리에 의하면 n(주 양자수)번째 궤도에는 개의 전자를 수용

5 ④전자가 많을수록 궤도의 수는 증가, 원자핵에 가장 인접해 있는 궤도는 핵력(인력, 구심력)에 강하게 속박되어 있으며, 원자핵으로부터 궤도가 멀어질수록 핵력은 감소
⑤원자의 최외각 궤도(가전자 궤도)에 존재하는 전자를 최외각 전자(가전자)라고 하며, 최외각 전자는 원자핵으로부터 최외각 궤도에 존재하므로 가장 약한 핵력에 속박되어 있으며, 외부로부터 열, 빛, 전압 등의 Energy를 얻으면 최외각 궤도를 이탈하여 자유전자(Free Electron)가 됨 ▶전자의 전하와 질량 ①전자 1개의 전하량 : ②전자 1개의 정지 질량 : ③비전하(Specific Charge) : 전자 1개의 정지 질량당 전하량 비 양성자 1개의 질량 = 전자 1개의 정지 질량의 1,838 배= 1,838m 양성자 1개의 질량 = 중성자 1개의 질량

6 ▶Bohr의 원자의 모형 원자핵 주위의 궤도에 존재하는 전자는 특정한 Energy Level를 가진 상태에서 원형 궤도를 선회한다. 질량 m을 가진 전자가 원자핵 주위를 반지름 인 궤도에서 속도 로 원운동을 하는 경우 ① 원심력 는 ②Coulomb의 힘에 의한 구심력 는 ③정상 상태에서 두 힘이 평형을 이루므로 ④전자의 속도 는

7 1.2 반도체 물질 : Ge, Si, GaAs ①반도체는 에서 절연체 에서 저항률은 정도,
①반도체는 에서 절연체 에서 저항률은 정도, 에서 전도성은 도체와 절연체의 중간적인 성질 ② 일반적으로 반도체 물질은 두 가지의 종류로 구분 - 단결정(Single Crystal) 반도체인 Ge, Si 결정은 반복 결정 구조로 구성 화합물(Compound) 반도체인 갈륨비소(GaAs), 카드뮴황(CdS), 갈륨질소(GaN), 갈륨비소인(GaAsP) 결정은 2개 이상의 반도체 물질들이 각각 다른 구조로 구성 ③3 가지 반도체인 Ge, Si, GaAs는 전자 제품을 만드는 데 가장 흔하게 쓰이는 물질

8 1.3 진성 물질(진성 반도체)과 공유결합 ■진성 반도체(Intrinsic Semiconductor) ①진성 반도체는 모체인 반도체 결정의 4가 원자(Si, Ge)에서 공급되는 자유전자와 정공에 의해서 전기전도도가 이루어지는 반도체 ②진성 반도체는 모체 재료(Si, Ge)의 원자 개에 대하여 불순물 원자 1개 이하인 고순도의 순수 반도체(순도 % 정도) ③전자 소자로 사용되고 있는 대부분의 반도체는 진성 반도체(Si, Ge)에 약간의 불순물 원자(3가 또는 5가 원자)를 Doping한 것이며, 전기적 성질이 불순물의 종류, 불순물의 농도로 결정. 이러한 반도체를 불순물 반도체 ④진성 반도체는 절대 온도 에서 가전자 대역은 가전자로 충만, 전도 대역은 완전히 비워져 있어(Carrier 부재) 전기적 성질은 절연체 ⑤온도가 증가하면 열적 여기에 의해 Electron-hole pairs(EHP) 생성됨으로 진성 반도체의 전도 대역의 전자 농도와 가전자 대역의 정공 농도는 동일. (즉, 진성반도체에서는 이들 EHP가 유일한 Charge Carrier이며, 전자와 정공의 수가 동일하게 생성)

9 ⑥진성 반도체의 진성 캐리어 농도(Intrinsic Carrier Concentration)
⑦재결합(Recombination) 재결합은 전도 대역에 있는 자유 전자가 Energy를 잃고 가전자 대역으로 전이, 가전자 대역의 정공과 결합하여 정공은 소멸, 자유 전자는 가전자 대역의 가전자로 남는 현상 ⑧진성 Si 결정은 양성자의 수와 가전자의 수가 동일하므로 전기적으로 중성 ⑨진성 반도체는 자유 전자와 정공의 수가 동일하므로 Fermi Level은 금지 대역의 중앙에 위치

10 ▶ [그림 1.3]은 4가지의 반도체에 대한 Bohr의 원자 Model
①Ge원자는 32개, Si원자는 14개, Ga원자는 31개, As원자는 33개의 전자를 가지고 있으며, 원자핵으로부터 정해진 궤도(Orbital )에 전자 배치 ②Ge, Si원자는 최외각에 4개, Ga원자는 3개, As원자는 5개의 가전자(Valance Electron)를 가지므로 각각 4가 원자(Tetravalent), 3가 원자(Trivalent), 5가 원자(Pentavalent) ③원자가(Valence)는 원자구조에서 가전자를 떼어내는 데 필요한 에너지(이온화 에너지)값 ④최외각에 존재하는 가전자를 최외각으로부터 이탈시키는 데 필요한 에너지는 원자구조 내의 다른 전자들을 떼어내는 데 필요한 에너지보다 현저히 작다.

11 ■공유 결합(Covalent Bonding) 또는 전자쌍 결합(Electron-pair Bonding)
[그림 1.4]참조 ①원자 결합 중 가전자 궤도에 존재하는 가전자를 공유하여 이루어지는 결합 ②4가 원자인 1개의 Si원자는 인접한 4가 원자인 4개의 Si 원자들과 가전자를 1개씩 공유 ③공유 결합은 각 원자에 대해 8개의 가전자를 제공, 화학적으로 안정한 상태 형성 ④각각의 공유된 가전자는 인접한 두 원자들에 의해 균등한 인력 작용

12 ▶[그림 1.5]참조 ① GaAs는 화합물 반도체로 2개의 다른 원자들 간의 공유
② Si과 비슷한 구조로 전자를 공유. 다른 점은 5개의 전자가 하나의 As 원자와 5개의 Ga 원자로부터 공급(As는 5가 원자, Ga는 3가 원자)

13 ■공유 결합의 파괴 공유 결합으로 인해 가전자들이 보다 더 강하게 원자에 결합되어 있지만 자연적으로 발생하는 운동에너지에 의해 공유 결합이 파괴되어 가전자는 “자유(Free )” 상태 • 여기서 “자유”라는 것은 전자가 원자에 구속되지 않고 외부에서 인가한 전압이나 전위차에 의해 쉽게 영향을 받을 수 있는 상태를 의미 • 여기서 “자연적으로 발생하는 운동 에너지”는 광자 형태를 갖는 빛에너지, 주위의 매질로부터 발생하는 열에너지를 의미 ①공유 결합이 파괴되면 가전자 궤도에 있던 가전자는 가전자 궤도를 이탈하여 자유 전자(Free Electron)가 되며, 가전자 궤도를 이탈한 가전자의 빈 자리를 정공(Hole) ②상온( )에서 공유 결합을 파괴하는데 필요한 Energy Gap은 Si는 1.1[eV], Ge는 0.72[eV] (진성 반도체의 경우) ③상온( )에서 진성 Si 결정 에는 약 개의 자유 전자가 존재하며 소량의 전류의 값을 갖지만 제약적이다

14 ▶[표 1.1]은 Ge, Si, GaAs의 1[ ] 당 진성 Carrier의 수를 비교
①Ge의 진성 Carrier의 수가 가장 많고, GaAs가 가장 적다. 실제로 Ge은 GaAs보다 두 배의 진성 Carrier를 가지고 있다. ②진성 반도체에서의 특성 중 Carrier의 수가 중요 ▶[표 1.2]는 진성 Carrier 상대 이동도 ①진성 반도체의 특성 중 상대 이동도(Relative Mobility, ) 중요 ②상대 이동도는 진성 Si 결정 속물질 속의 자유 Carrier가 물질을 지나갈 수 있는 능력을 의미한다. ③GaAs의 자유 Carrier가 Si의 자유 Carrier의 이동도보다 다섯 배 이상 높음 (즉 GaAs로 만들어진 소자의 응답시간이 Si으로 만들어진 소자의 응답 시간보다 다섯 배 이상 빠르다는 것을 의미) ④Ge의 자유 Carrier의 이동 속도는 Si보다 두 배 빠르므로 Ge이 고속의 고주파 회로에서 사용

15 ▶반도체와 도체의 차이점 중 열(온도)에 의한 반응
①도체는 열을 받으면 저항이 증가한다. 온도가 증가함에 따라 대부분의 도체는 저항이 커진다. 이는 온도가 증가함에 따라 도체 내 Carrier의 증가는 크지 않은 데 비해, 전자들의 진동 정도가 커져 전자의 흐름을 방해하는 성분이 커지기 때문이다. 이와 같이 온도가 증가함에 따라 저항이 커지는 물질은 양(+) 온도 계수(Positive Temperature Coefficient) ②반도체는 열을 받았을 때 전도도가 높아진다. 온도가 높아짐에 따라 최외각 전자가 공유 결합을 파괴시킬 만큼의 충분한 열에너지를 흡수해서 자유 Carrier에 합쳐진다. 온도가 증가함에 따라 저항이 감소하는 물질은 음(-) 온도 계수(Negative Temperature Coefficient)

16 1.4 Energy Level ■고체의 Energy Band

17 ▶고체의 Energy Band 구조 ①충만 대역(Filled Band) : 허용 궤도가 전자로 완전히 채워진 Energy Band로 이 대역의 전자는 안정된 상태로 있어 전기 전도에 참여할 수 없는 Energy Band ②전도 대역(Conduction Band) : 전자가 존재할 수 있는 허용대, 전자가 원자핵의 구속을 벗어나 자유롭게 물질 내부를 돌아다닐 수 있어서 전기 전도를 할 수 있는 Energy Band (전도대역에 존재하는 전자를 자유 전자(Free Electron)) ③금지 대역(Forbidden Band) : 전도대역의 하한과 가전자 대역의 상한 사이에 형성, 전자가 존재할 수 없는 Energy Band - Energy Gap : 금지대역의 폭, 가전자가 공유결합을 끊고 전도 대역으로 이동하는데 필요한 최소의 에너지 ④가전자 대역(Valence Band) : 가전자가 가득한 충만대로서 외부 Energy에 의해 가전자가 전도 대역으로 올라갈 수 있는 Energy Band

18 ■Energy Level ([그림 1.6]참조)
①각각의 고립 원자구조에는 공전하는 전자에 의한 이산적인 에너지 레벨 (Discrete Energy Level)이 존재. ②이산적인 Energy Level의 원자구조에서 전자가 존재할 수 있는 Energy Level의 집합은 각 물질마다 다르다. ③일반적으로 전자가 원자핵으로부터 멀어질수록 높은 에너지 상태가 되고, 모 원자로부터 벗어난 전자는 원자구조 내의 어떤 전자보다도 높은 에너지 상태를 가진다.

19 ▶[그림 1.6a]에서 ①특정한 Energy Level이 고립 원자구조의 전자에 대해 존재. ②물질의 원자가 결정 격자구조를 형성하기 위해 원자들이 서로 인접함에 따라 원자 사이의 상호 영향(원자 간, 전자 간, 원자와 전자 간의 간섭)이 발생. ③그 결과 한 원자의 특정 공전 궤도에 있는 전자의 Energy Level은 인접한 원자의 동일한 공전 궤도에 있는 전자의 Energy Level과 달라진다(즉 Energy Level은 세분화, 간격은 세밀화되어 Energy Level이 겹치는 부분에서는 Energy Level이 반발하면서 멀어진다)

20 ④이로 인해 [그림 1. 6a]에 나타난 최외각 전자의 고정된 Discrete Energy Level이 [그림 1
④이로 인해 [그림 1.6a]에 나타난 최외각 전자의 고정된 Discrete Energy Level이 [그림 1.6b]와 같이 확대(즉 Si 물질의 가전자는 [그림 1.6b]에 나타난 Energy Band 안에서 변할 수 있는 Energy Level을 가짐)

21 ▶[그림 1.6b]은 전자의 전도 대역(Conduction Band)에서의 최소 에너지 레벨과 가전자 대역(Valence Band)에서의 최대 Energy Level을 보인다.
①가전자 대역(Valance Band)에 있는 가전자가 자유 전자가 되기 위해서는 두 Energy Level (가전자 대역에서의 최대 Energy Level( )와 전도 대역에서의 최소 Energy Level( ))을 극복해야 함 ②Energy Gap(금지대의 폭, ) : 가전자 대역에 존재하던 가전자가 금지 대역(Forbidden Band)을 뛰어 넘어 전도 대역(Conduction Band)으로 여기되기 위하여 필요한 최소한의 Energy ③Energy Gap은 Ge( )이 가장 작고, GaAs( )가 가장 크다. ④종합적으로 설명하면 자유 전자가 되기 위해서 Si의 가전자 대역에 있는 가전자는 Ge의 가전자 대역에 있는 가전자보다 더 많은 에너지를 흡수해야 하며, GaAs의 가전자 대역에 있는 가전자는 Si 또는 Ge에 비해 전도 대역로 이동하기 위한 에너지가 더 많이 필요.

22 ⑤도체(Conductor)에서는 가전자대와 전도대가 중첩, 추가되는 에너지는 전자를 통해 열에너지로 소비
⑥반도체(Semiconductor)에서는 - Ge과 Si은 Energy Gap이 매우 작으므로 대다수의 전자들은 가전자대를 벗어나 전도대로 들어갈 수 있는 충분한 에너지를 얻게 되며, 이 에너지 또한 열로 소비. - GaAs에서는 빛을 방출할 만큼 Energy Gap이 충분히 크므로 LED의 경우 Doping Level과 재료를 선택해서 색깔을 결정

23 ■진성 반도체의 Energy Band[그림 참조]
절대 온도 에서 진성 반도체의 모든 전자는 가전자대를 채우고 전도대는 비어 있다(절연체). ①진성 반도체의 절대 온도가 상승하면 Fermi 분포함수에서 전도대에 자유전자가 찰 확률이 생기고, 전도대에 자유전자가 찬 양만큼 동일한 양으로 가전자대에 정공(hole)이 발생 ②전자가 찰 확률이 1/2이 되는 Fermi Level은 진성 반도체에서는 금지대의 중간 정도에 위치(진성 반도체는 전자와 정공(Hole)의 수가 동일하므로 Fermi Level는 금지대(Forbidden Band)의 중앙에 위치)

24 ▶[그림 1.6b] 참조(계속) ⑤필요한 Energy Gap의 차이는 각 반도체의 온도변화에 대한 민감성을 내포.
• Ge는 온도가 증가할수록 열에너지를 흡수해서 전도 대역으로 들어가게 되는 전자들의 수가 급속히 증가, 이유는 Energy Gap( )이 작기 때문. • Si, GaAs 경우 Energy Gap이 크므로 전도 대역으로 들어가는 전자의 수는 상대적으로 작다 • Si와 Ge Energy Gap 과 온도와의 관계 ⑥Energy Level의 변화에 대한 민감성의 장점과 단점 • 광검출기의 설계와 열에 민감한 보안 시스템은 Ge 소자를 응용(장점) • 안정성을 가장 중요시하는 트랜지스터 회로는 온도와 빛에 대한 민감성이 유해한 영향(단점) ⑦Energy Gap은 발광소자(발광 다이오드) 제조 시에 어떤 소재가 유용한지를 결정 • Energy Gap이 넓으면 넓을수록 가시광선과 비가시광선으로 에너지 방출 가능성이 높아진다

25 ▶Energy의 단위 : 전자 볼트(Electron Volt)
MKD 단위계에서의 Energy 단위는 [Joule], 전력의 단위는 [Watt](1[W=1[J/sec]), Transistor와 같은 전자소자에서의 전기전도를 고찰할 때 Joule의 단위가 너무 커서 불편, 이러한 경우 새로운 Energy 단위인 Electron Volt[eV]를 사용 ▶전자 볼트는 전자 1개가 1[V]의 전위차를 통과하는 경우 얻게되는 운동에너지 (또는 위치 에너지)를 1[eV]로 정한 것으로 현재 에너지의 단위로 이용 위 식에 Q 대신 1개의 전자에 대한 전하량을 넣고 V 대신 1V를 대입하면 이 에너지 준위는 전자볼트(eV)가 된다.

26 1.5 외인성 물질(Extrinsic Material) – 불순물 반도체(n형, p형 반도체)
①진성 Ge, Si 원자는 Carrier 농도가 매우 낮아 도전성이 매우 작으므로 적당량의 불순물을 Doping하면 도전성이 증가 ②진성 Si 결정에 불순물 원자(3가 또는 5가 원자)를 첨가하여 자유전자 또는 정공의 수를 증가시키는 과정을 Doping이라 하며, 불순물이 Doping된 반도체를 불순물 반도체라고 함 ③Doping 과정을 통해 반도체에 자유전자와 정공의 양을 조절하여 반도체의 전기 전도도를 변화 ④불순물 원자(3가 원자, 5가 원자)을 진성 반도체의 100만분의 1을 Doping해도 반도체의 Energy Band 구조가 변화됨으로써 반도체의 전체 전기적 특성 변화 ⑤반도체 소자 제조에서 중요한 외인성 물질은 n형, p형 반도체

27 ■n형 반도체 ①4가 원자인 진성 Si 또는 진성 Ge 결정에 5가 불순물 원자(Donor 불순물 원자)
(안티몬(Sb), 비소(As), 인(P) 등)을 Doping한 불순물 반도체 ②진성 반도체에 Donor 불순물 원자를 Doping하여 전도 대역에 음(-)전하를 띠는 자유 전자를 증가시킨 반도체를 n형 반도체 ③n형 반도체에서는 5가 불순물 원자(Donor 불순물 원자)들이 제공하는 자유전자들이 전기전도에 주동적 역할을 담당 ④Donor 불순물 원자는 가전자 궤도(최외각 궤도)에 5개의 가전자(최외각 전자)를 가지고 있으며, 진성 Si 결정에서 1개의 Si 원자를 Donor 불순물 원자로 바꾸어 놓으면 Donor 불순물 원자의 5개 가전자들 중 4개는 인접한 Si 원자들의 가전자들과 공유 결합을 형성, 여분의 전자(Extra Electron) 1개는 Donor 원자에 약하게 결합, 실온에서의 열적 진동으로 Energy를 얻어 Donor 원자로부터 이탈, 자유 전자가 됨 ⑤가전자를 잃은 Donor 불순물 원자는 양(+)이온으로 이온화 되며, 이 양이온은 공유 결합에 의해 인접한 Si 원자와 강하게 결합하므로 전계 인가 시에도 고정 이온으로 남아 Donor Level을 형성 ⑥이와 같이 Donor 불순물 원자들은 자유전자들을 제공하므로 Donor 불순물 원자

28 ⑦n형 반도체는 양성자(+)와 전자의 수가 동일하므로 전기적으로 중성

29 ■n형 반도체의 Energy Band 구조([그림]참조)
▶ 에서 ①n형 반도체의 Energy Band의 가전자 대역은 가전자들로 충만하고, 전도 대역은 비어 있으며, 금지 대역(전도 대역 아래)에는 Donor Level이 형성 ② Donor Level에는 Donor 원자들의 5번째 가전자들이 약한 정전기력에 의해 모두 Donor 원자들에 구속되어 위치 ③Donor 원자들의 5번째 가전자들은 진성 Si 결정에서 전도대역보다 약 0.04[eV], 진성 Ge 결정에서는 0.01[eV])만큼 낮은 Energy Level에 위치하며, 이 Energy Level을 Donor Level( )이라고 한다. ④Donor 불순물을 Doping하면 진성 Si 결정의 Donor Level안에 Donor 원자의 가전자의 수만큼 새로운 Donor Level이 형성

30 ▶절대 온도 에서 ⑥Donor Level에 생성된 Donor 원자들의 5번째 가전자들은 모두 Donor 원자를 떠나 전도 대역으로 여기되어 자유전자가 되며, 이 때 Donor Level에 남은 Donor 원자들은 로 대전되어 “양(+)으로 이온화된 Donor 이온(양이온)”만으로 Donor Level에 위치 ⑦양(+)으로 이온화된 Donor 이온들은 인접한 원자들과 강력한 공유결합의 힘에 의해 결정 격자의 위치에 고정되어 공간 전하(Space Charge)를 형성할 뿐 전계가 인가되어도 이동하지 않으므로 전기전도에 직접 참여하지 않는다. ⑧n형 반도체에서 정공의 수는 소수이므로 전기전도는 주로 자유전자의 운동에 의해 형성되며, 자유전자를 다수 Carrier, 정공을 소수Carrier라고 한다.

31 ■P형 반도체([그림]참조) ①4가 원자인 진성 Si 또는 진성 Ge 결정에 3가 불순물 원자(Acceptor 불순물 원자)(붕소(B), 갈륨(Ga), 인듐(In) 등)을 Doping한 불순물 반도체 ②진성 반도체에 Acceptor 불순물 원자를 Doping하여 양(+) 전하를 띤 정공을 증가시킨 반도체를 p형 반도체라고 한다. ③p형 반도체에서는 3가 불순물 원자(Acceptor 불순물 원자)들이 제공하는 정공들이 전기전도에 주동적 역할을 담당 ④Acceptor 불순물 원자는 최외각 궤도에 3개의 최외각 전자를 가지고 있으며, 진성 Si 결정에서 1개의 Si 원자를 Acceptor 원자(3가 불순물 원자)로 바꾸어 놓으면 Acceptor 원자의 가전자들 중 3개는 인접한 Si 원자들의 가전자들과 공유결합을 형성, 1개의 정공을 남기며, 이 정공은 인접한 Si 원자의 가전자 대역에 있는 가전자를 받아들여 인접한 Si 원자의 가전자 대역에 정공을 남긴다. ⑤Acceptor 불순물 원자는 인접한 Si 원자의 가전자 대역에 1개의 정공을 남김으로써 Acceptor 불순물 원자는 음(-)전하로 이온화 되며, 이 음이온은 공유 결합에 의해 인접한 Si 원자와 강하게 결합하므로 전계 인가 시에도 고정이온으로 남아 Acceptor Level을 형성 ⑥이와 같이 3가 불순물 원자는 정공을 제공하므로 Acceptor 불순물 원자

32 ⑦p형 반도체는 양성자(+)의 수와 전자의 수가 동일하므로 전기적으로 중성

33 ■P형 반도체의 Energy Band의 구조([그림])참조
▶ 에서 ① p형 반도체의 Energy Band의 가전자 대역은 가전자로 충만, 전도 대역 및 가전자 대역 위에 위치하는 Acceptor Level은 완전히 비어 있다. ▶절대 온도 에서 ②Acceptor 원자들의 여분의 정공들은 인접한 Si 원자들의 가전자 대역으로부터 1개씩의 가전자들을 Acceptor Level로 여기시켜 가전자 대역에 정공을 남기며, Acceptor 원자들은 로 대전되어 “음(-)으로 이온화된 Acceptor 이온(음이온)들”만으로 Acceptor level에 위치 ③음(-)으로 이온화된 Acceptor 이온들은 공간적으로 고정된 전하(공간 전하)를 Acceptor Level( )에 형성하며, 음(-)으로 이온화된 Acceptor의 수 만큼 가전자 대역에 정공을 생성 ④음(-)으로 이온화된 Acceptor 이온들은 인접한 원자들과 강력한 공유결합의 힘에 의해 결정 격자의 위치에 고정되어 공간 전하(Space Charge)를 형성할 뿐 전계가 인가되어도 이동하지 않으므로 전기전도에 직접 참여하지 않는다.

34 ⑤음(-)으로 이온화된 Acceptor 이온들은 진성 Si 결정에서 가전자 대역보다 약 0
⑤음(-)으로 이온화된 Acceptor 이온들은 진성 Si 결정에서 가전자 대역보다 약 0.05[eV], 진성 Ge 결정에서는 0.01[eV])만큼 높은 Energy Level에 위치하며, 이 Energy Level을 Acceptor Level( )이라고 한다. ⑥Acceptor 불순물을 Doping하면 진성 Si 결정의 금지대역 안(가전자 대역 바로 위)에 Acceptor 원자의 정공 수만큼 새로운 Acceptor Level을 형성 ⑦p형 반도체에서 자유전자의 수는 소수이므로 전기전도는 주로 정공의 운동에 의해 이루어지므로 정공을 다수 Carrier, 자유전자를 소수 Carrier라고 한다.

35 ▶진성 및 n형, p형 반도체의 Energy Level
①진성 반도체는 자유 전자와 정공의 수가 동일하므로 Fermi Level은 금지 대역의 중앙에 위치 ②n형 반도체는 가전자 대역의 정공보다 전도 대역의 자유 전자가 다수 Carrier이므로 Donor Level 은 전도 대역의 최저 Energy Level 바로 아래 위치 ③P형 반도체는 전도 대역의 자유 전자보다 가전자 대역의 정공이 다수 Carrier이므로 Acceptor Level 는 가전자 대역의 최고의 Energy Level 바로 위에 위치

36

37

38 ■전자 대 정공의 흐름 ▶자유 전자의 흐름([그림]참조) [그림]은 대전된 금속판 사이에 놓여 있는 Si 결정의 일부분
①열에너지에 의해 자유 전자와 정공이 각각 1개씩 생성되었다고 가정 ②결정의 우측 끝부분의 큰 궤도에 존재하는 자유 전자는 극판이 음(-)으로 대전되어 있으므로 좌측으로 밀려 나간다. ③ 이 자유 전자는 양(+)으로 대전된 극판에 도달할 때까지 큰 궤도를 이동 ▶정공의 흐름([그림]참조) [그림1.10]에서 ①정공은 점A에 있는 가전자를 끌어 당기므로 점A의 가전자가 정공 안으로 이동, ②점A의 가전자가 좌측으로 이동하면 점A에는 새로운 정공이 생성, 이것은 마치 원래의 정공이 우측으로 이동한 것처럼 보인다. ③이러한 방법으로 가전자는 화살표로 된 경로를 따라 이동한다. ④이것은 정공이 양전하와 동일한 행동을 하면서 가전자의 이동 방향과 반대 방향인 A->B->C->D->E->F의 경로를 따라 이동. ▶자유 전자(Free Electron)와 정공(Hole)의 흐름의 방향은 반대 방향 ▶정공의 흐름의 방향은 전류의 흐름의 방향과 동일 방향 ▶자유 전자의 흐름의 방향은 전류의 흐름의 방향과 반대 방향

39 ■ 다수 Carrier와 소수 Carrier
①n형 반도체 내의 Donor 원자(양(+)이온)의 수와 자유전자의 수는 동일하므로 n형 반도체는 전기적으로 중성 ②p형 반도체 내의 Acceptor 원자(음(-)이온)의 수와 정공의 수가 동일하므로 p형 반도체는 전기적으로 중성 ▶[그림1.13a]와 같이 절대 온도( )에서 p형 반도체의 다수 Carrier는 정공, 소수 Carrier는 전자 ▶[그림1.13b]와 같이 절대 온도( )에서 n형 반도체의 다수 Carrier는 전자, 소수 Carrier는 정공 ▶[그림1.13a]와 같이 P형 반도체에서 Acceptor 불순물은 인접한 4개의 Si원자와 공유결합을 형성하지 못하고 1개의 결합의 공백(정공)을 남기며, 이 정공은 전자를 포획하려고 함으로 음(-)이온으로 대전되어 Acceptor 불순물의 이온화 표현에(-)(수용체 이온)를 표시 ▶[그림1.13b]와 같이 n형 반도체에서 공여체 원자(Donor 불순물)의 5번째 전자가 열, 빛 에너지에 의해 모 원자를 떠나면 이 모 원자는 양(+)전하를 갖게 되므로 Donor 불순물의 이온화 표현에 (+)( 공여체 이온)를 표시

40 1.6 반도체 다이오드(Semiconductor Diode)
▶Bias 주어진 회로의 응답을 얻기 위해 외부 전압을 소자의 두 단자에 인가하는 것 ▶열적 평형 상태 일반적으로 물질의 모든 부분이 균일한 온도로 되어 있으며, 빛 또는 Bias 전압과 같은 외부로부터의 자극이 없을 때 이 물질은 열적 평형 상태에 있다고 한다. ▶pn 접합(금속학적 접합면) p형과 n형 반도체의 접합 경계를 의미

41 ■ Bias가 인가 되지 않은 상태(V=0[V], 열적 평형 상태)의 pn 접합
▶확산(Diffusion) 발생 ①pn 접합이 형성되면 pn 접합 근처에 존재하는 n형 영역의 전자 농도와 p형 영역의 정공 농도와의 농도 차(기울기) 발생 ② pn 접합 근처에 존재하는 n형 영역의 다수 Carrier인 자유 전자는 pn 접합을 넘어 p형 영역으로, pn 접합 근처에 존재하는 p형 영역의 다수 Carrier인 정공은 pn 접합을 넘어 n형 영역으로 확산 ③확산 중 pn 접합 근처에서 자유 전자와 정공의 재결합으로 인해 자유 전자와 정공 소멸 ▶공핍 영역(Depletion Region) 형성 ③이로 인해 pn 접합 근처에는 p형 영역의 Acceptor 원자는 정공을 잃어버려 음(-)으로 이온화된 Acceptor 원자(음(-)이온), n형 영역의 Donor 원자는 자유전자를 잃어버려 양(+)으로 이온화된 Donor 원자(양(+)이온)만 존재하므로 Carrier(자유 전자, 정공)가 공핍한 상태, Carrier가 공핍한 영역을 공핍 영역이라고 함

42 ▶전계에 의한 고유 전위(Built-in Potential)(전위차 또는 전위 장벽(Barrier Potential) 형성
④공핍 영역에 존재하는 양이온과 음이온은 전기 쌍극자를 형성, 양이온에서 음이온의 방향으로 전계 발생 ⑤전계는 추가적인 Carrier의 확산을 저지하는 역할. 즉, 공핍 영역에 형성되는 전계는 Carrier가 상대 영역으로 확산되는 것을 막는 전위 장벽으로 작용 ⑥일정한 크기의 전위 장벽이 형성된 이후에는 pn 접합 양쪽의 Carrier는 더 이상 상대 영역으로 확산되지 못하는 열적 평형 상태를 형성 ⑦공핍 영역의 이온화된 원자들에 의해 발생되는 전위차를 pn 접합의 고유 전위(Built-in Potential)라고 함 ⑧공핍 영역의 폭은 p형 영역과 n형 영역의 Doping 농도와 관계됨 .

43 ⑩pn 접합의 전위장벽은 반도체 물질의 종류, 도핑의 양, 온도 등에 좌우
⑪대표적인 전위장벽으로는 25℃에서 Si은 약 0.7[V], Ge은 약 0.3[V], GaAs은 1.6[V] ⑫이 고유 전위(전위 장벽 또는 전위차)를 극복할 수 있는 외부 Energy Source(Bias) 필요

44 ▶pn 접합의 평형 상태 평형 상태(전자와 정공이 공핍 영역 안으로 확산되지 못하는 상태)가 되면 ①정공 농도의 확산의 양(정공 확산 전류)과 전계에 의한 정공 농도의 표류의 양(정공 표류 전류)이 균형을 이룬다, ②전자 농도의 확산 양(전자 확산 전류)과 전계에 의한 전자 농도의 표류의 양(전자 표류 전류)이 균형을 이루게 된다

45 ■반도체의 전류의 흐름(확산 전류, 표류 전류)
①Diode, BJT, FET 등의 반도체 소자는 n형 및 p형 반도체의 접합을 기본으로 제조 ②반도체 소자에 흐르는 전류는 n형 반도체의 다수 Carrier인 전자와 p형 반도체의 다수 Carrier인 정공에 의해 운반되며, Carrier의 농도, 인가되는 전압 등과 밀접한 관계 ③반도체에 흐르는 전류는 Carrier 농도 차(기울기)에 의해 발생하는 확산 전류와 전계에 의한 Carrier의 이동에 의해 발생하는 표류 전류로 구성

46 ▶전류 밀도(Current Density)

47 ▶전자 밀도(Electron Density)
▶도전율(Conductivity)

48 ▶확산 전류(Diffusion Current)(전자 확산 전류 밀도, 정공 확산 전류 밀도)
①반도체 내의 Carrier의 농도가 불균일하여 농도가 높은 영역에서 낮은 영역으로 이동하는 확산 현상 발생 ②Carrier(정자, 정공)의 확산에 의해 발생하는 전류를 확산 전류

49 ▶표류 전류(Drift Current)(전자의 표류 전류 밀도, 정공 표류 전류 밀도)
①Drift(표류, 표동) : 전계에 의해 힘을 받아 Carrier가 이동하게되는 것 ②반도체에 전계를 인가하면 Carrier(전자, 정공)가 전계에 의해 끌려가면서 이동 ③Carrier의 표류에 의해 발생하는 전류를 표류 전류 ④표류 전류는 Carrier의 농도, 이동도(Mobility), 인가된 전계의 세기와 관련

50 ▶평형상태에서는 pn접합부를 가로지르는 실질적인 전류는 존재 할 수 없으므로
내부 전계 E 에서의 Carrier 표류에 의한 전류는 정확하게 확산전류를 소거해야 함.

51 ▶Carrier의 확산 계수와 이동도의 비(Einstein Relation)
이면

52 ▶Bias가 인가 되지 않은 상태(열적 평형 상태)의 pn 접합 Energy Band Diagram
②전위 장벽으로 인해 P형 영역의 다수 Carrier인 정공은 n형 영역으로, n형 영역의 다수 Carrier인 자유 전자는 p형 영역으로 이동하지 못함 ③따라서 열적 평형 상태의 pn 접합에는 전류가 흐르지 않음

53 ■역방향 바이어스(Reverse Bias)( )를 인가한 상태의 pn 접합
가 인가되었다”고 함 ②Anode에 인가된 음(-)의 전압이 p형 영역의 다수 Carrier인 정공을 Anode 단자 쪽으로 끌어당기고, Cathode에 인가된 양(+)의 전압은 n형 영역의 다수 Carrier인 자유 전자를 Cathode 단자 쪽으로 끌어당김 ③이로 인해 공핍 영역 내의 양이온과 음이온의 수가 증가됨으로써 공핍 영역이 확장 되며,이 공핍 영역의 확장으로 고유 전위(전위 장벽)이 높아져서 양 영역의 다수 Carrier인 자유 전자와 정공의 흐름은 0

54 ④그러나 각 영역의 소수 Carrier는 확장된 공핍 영역을 가로 질러 이동
⑤p형 영역의 소수 Carrier인 자유전자는 Cathode에 인가된 양(+)의 전압에 의해 n형 영역으로, n형 영역의 소수 Carrier인 정공은 Anode에 인가된 음(-)의 전압에 의해 p형 영역으로 이동하여 전류를 형성 ⑥역방향 Bias가 인가된 상태에서 소수 Carrier 이동에 의한 전류를 역방향 포화 전류(Reverse Saturation Current) 라고 함 ⑦소수 Carrier의 농도는매우 낮으므로 역방향 포화 전류는 대전력 소자를 제외하고는 수 , 실제로 요즈음 Semiconductor Diode의 역방향 포화 전류는 Si 소자의 경우에는 정도 ⑧역방향 포화 전류를 무시한다면 역방향 Bias가 인가된 pn 접합에 흐르는 전류는 0

55 ▶역방향 Bias가 인가된 pn 접합의 Energy Band Diagram
①공핍 영역의 확장으로 고유 전위(전위 장벽)이 높아짐 ②이로 인해 각 영역의 다수 Carrier는 전위 장벽을 넘어 상대 영역으로 이동치 못함으로써 pn 접합에 흐르는 전류는 0 ③pn 접합 양단에 역방향 바이어스 가 인가되면 공핍 영역의 고유 전위(전위 장벽)은 만큼 높아지게 되며, 이로 인해 각 영역의 다수 Carrier가 상대방 영역으로 확산하지 못한다

56 ▶포화(Saturation)([그림 1.15]참조)
역방향 바이어스가 인가된 Diode의 특성에서 역방향 전류가 급격히 최대값에 도달한 후에는 역방향 바이어가 증가하여도 역방향 전류값이 크게 변하지 않는 현상 .

57 ■순방향 바이어스(Forward Bias)( )를 인가한 상태의 pn 접합([그림1.14]참조)
①Bias가 인가되지 않은 상태는 공핍 영역에 형성된 고유 전위(전위 장벽)에 의해 Carrier가 이동할 수 없으므로 pn 접합에 전류가 흐르지 못한다. ②pn 접합에 순방향 전류가 흐르기 위해서는 공핍 영역의 고유 전위를 낮춤 ③공핍 영역의 전위차를 조정하기 위해 외부에서 인가하는 전압을 Bias voltage ④외부로부터 전원의 양(+)전위는 p형 물질, 음(-)전위는 n형 물질이 연결되어 있는 상태를 “순방향 바이어스가 인가되었다”고 한다.

58 ▶순방향 바이어스 가 인가된 pn 접합의 Energy Band Diagram
①공핍 영역의 고유 전위(전위 장벽)은 만큼 낮아짐(공핍 영역이 좁아짐) ②Cathode에 인가된 의 (-)전압은 n형 영역의 자유전자를 p형 영역으로 밀어내고, p형 영역의 정공을 끌어당긴다. ③Anode에 인가된 의 (+)전압은 p형 영역의 다수 Carrier인 정공을 n형 영역으로 밀어내고, n형 영역의 다수 Carrier인 자유 전자를 끌어당긴다. ④이로 인해 자유전자와 정공은 pn 접합면을 통과하여 이동함으로써 순방향 Bias가 인가된 pn 접합에 순방향 전류가 흐른다. ②이로 인해 p형 영역의 다수 Carrier인 정공은 n형 영역, n형 영역의 다수 Carrier인 전자는 p형 영역으로 확산되어 p형 영역에서 n형 영역으로 순방향 전류가 흐름

59

60 ▶순방향 Bias와 순방향 전류의 관계([그림1.15]참조)
①가해진 Bias의 크기가 증가함에 따라 공핍 영역의 폭은 수 많은 전자가 pn 접합부를 통과할 수 있을 때까지 계속 감소 ②[그림 1.15]의 순방향 바이어스 영역에서 보이는 특성과 같이 순방향 전류는 지수 함수적으로 상승하게 된다. [그림 1.15]에서 순방향 전류 영역의 수직 눈금이 [mA] 단위로 측정되고, 순방향 Bias 영역에서 수평 눈금은 최대 1[V]의 범위를 가진다. ⑤곡선의 꺾어진 부분 이후에 순방향 전류가 급격히 증가한다.

61 ■고체 물리학을 이용한 반도체 다이오드의 일반적인 특성은 순방향 Bias와
역방향 Bias의 영역에 대해서 다음 식과 같다(Schockley 방정식).

62 예제1.1 상온 (밀폐된 시스템에서 부품의 일반적인 온도), 열전압

63 ▶다이오드의 특성과 그래프의 모양 이해 [그림 1.15]에 식 (1.1)을 일 때의 점선 그래프로 나타냄 식 (1.1)을 다음과 같은 형태로 나타내면 [그림 1.15]의 각각의 영역에 대해 어떤 성분이 지배적으로 영향을 미치는지 쉽게 알 수 있다.

64 ▶ (역방향 Bias)인 경우 식(1.1)은 다음과 같다.
[그림 1.15]에서 가 음(-)의 값을 가질 때, 전류는 Level을 유지하며 수평선 모양의 형태임을 주목 ▶ (Bias가 없음)인 경우 식(1.1)은 로 [그림 1.15]와 동일

65 ▶ (순방향 Bias)인 경우 식(1.1)의 첫 번째 항(지수함수 항)은 매우 빠르게 증가하므로 두 번째 항의 영향을 무시하여 [그림1.16]과 같은 의 지수함수 형태를 한 식은 다음과 같다. ①지수곡선은 [그림1.16]과 에 대해 빠르게 증가 (즉 가 증가할수록 지수 곡선은 거의 수직으로 증가) ③입력전압 증가 시에 전류 의 변화에 대한 결과를 주목

66 ■Zener 영역 ①pn 접합에 역방향 전압을 인가하면 역방향 포화 전류는 극히 적고 일정 ②pn 접합에 역방향 전압을 증가시키면 어느 역방향 전압에서 갑자기 역방향 전류가 증가한다. • 이러한 현상을 항복(Breakdown) 현상이라 하고, • 이 때의 역방향 전압을 항복 전압(Breakdown Voltage) 또는 제너 전위(Zener Potential) 라고 하며, • 역방향 전압에 의해 역방향 전류의 특성이 급격한 변화를 일으키는 영역을 제너 영역(Zener Region) • pn접합 소자 중 Zener 영역이 주로 이용되는 Diode를 Zener Diode라고 한다. ③Zener 영역에 들어 가기 전에 인가될 수 있는 최대 역방향 전압을 PIV(Peak Inverse Voltage) 정격 또는 PRV(Peak Reverse Voltage) 정격 이라고 한다. ④온도가 고정되었을 때 역방향 포화 전류는 인가된 역방향 전압의 크기에 비례하여 증가한다.   ⑤전자 사태(Avalanche) 현상 : 반도체 중의 캐리어가 강한 전계로 가속되면, 그 에너지로 궤도에서 가전자를  끌어내어 새로운 캐리어를 만든다. 그 캐리어가 또한 가속되어 같은 동작을 반복하여 전류가 눈사태 처럼 증가하는 현상

67 Zener Diode는 정전압이나 기준 전원을 얻기 위해서 자주 사용되는 소자이다.
여기에서는 Zener Diode를 사용할때 주의해야 할 점을 간단하게 소개한다. Zener Diode는 보통 다이오드와는 달라 역방향으로 전압을 걸어 사용한다. 보통 다이오드도 역방향으로 30 V이상의 전압을 걸면 갑자기 전류가 흐르게 된다. 이것을 제너 효과라고 하며, zener diode는 이러한 현상이 비교적 낮은 전압에서도 일어나도록 하기 위하여 반도체에 혼합하는 불순물의 양을 조정한 것이다. zener diode에 역방향으로 전압을 가하면 급격하게 전류가 흐르는 원인은 두가지 있다. 하나는 터널 효과에 의한 제너 항복(Zener Breakdown)이며, 또 하나는 애벌란시 항복 (Avalanche Breakdown )이다. zener diode는 이 두 가지 효과를 같이 이용하고 있다. 비교적 낮은 전압의 Zener Diode에서는 Zener Breakdown 쪽이 지배적이며, 비교적 높은 전압의 Zener Diode에서는 Avalanche Breakdown효과를 많이 이용하고 있다. 5V 부근의 Zener Diode에서는 각각이 적당한 비율로 혼합하여 사용

68 ■Si, Ge, GaAs의 전압 및 전류의 특성 및 특성 곡선
[그림 1.18]은 시판 중인 Si, GaAs, Ge Diode에 대한 특성 곡선 ①순방향 전압이 인가된 경우 Ge은 수직 축에 가장 가까이 있고, GaAS는 수직 축에서 가장 멀리 떨어져 있다. ②특성 곡선에서 그래프가 꺾이는 부분의 중심이 Ge은 0.3V, Si은 0.7V, GaAs는 1.2V (표 1.3 참조). ③역방향 전압이 인가된 경우 역방향 포화 전류의 값은 Ge은 , Si은 , Ge은 로 큰 차이를 보임 ④ 상대적인 역방향 항복전압의 값은 GaAs가 가장 큰 항복 레벨(Breakdown Level)을 가지고 있으며, 이는 Si의 10% 이상 초과한다. 이는 둘 다 50[V]에서 1[kV]사이. ⑤Si Power Diode는 항복전압이 20[kV] ⑥Ge은 일반적으로 항복전압이 100[V]이하이고, 최대 400[V까지

69 ■온도 효과 [그림 1.19]는 온도 변화에 따른 Si 반도체 다이오드의 특성 변화 ①Si Diode의 순방향 Bias 영역의 특성은 온도가 증가할 때마다 2.5[mV] 감소, 온도가 감소할 때마다 2.5[mV] 증가 (온도가 실온( )에서 (물이 끓는 온도)로 증가하게 되면 결과는 , 이는 약 그래프가 10분의 수[V]로 축소) ② 온도가 감소하면 반대 효과 - Si Diode의 역방향 포화 전류 는 온도가 증가할 때마다 거의 두 배로 증가 온도가 에서 로 증가하면 Is는 10 [nA]에서 2.56[A]로 증가한다. 이는 큰 값으로 256배나 증가, 로 증가 역포화 전류 Is는 2.62[mA]로 크게 증가. 고온에서 동작하는 경우에 적용하기 위해서 실온에서 Is가 오늘날 일반적인 10[pA]에 가깝고 전류 한계가 2.62[A]인 Si Diode를 사용. GaAs 소자는 사이에서 정상 동작하도록 제작 가능하며, 에서 동작하는 것들도 있다. ③반도체 다이오드의 역방향 항복 전압은 Zener Potential에 따라 증가할 수도 있고 감소할 수도 있다

70 1.7 이상과 실제 ▶[그림 1.21]은 이상적인 반도체 다이오드의 순방향 Bias와 역방향 Bias의 동작
①반도체 다이오드는 두 단자 사이의 전류의 흐름을 제어할 수 있는 기계적 Switch와 유사한 동작 ②반도체 다이오드와 기계적 Switch는 한 방향으로만 전류를 흐르게 함 ③이상적인 Diode에서 순방향 Bias 영역에 있을 때 닫힌 Switch로 동작, 이 때의 저항은 0[Ω] (단락 회로). 이상적인 Diode에서 역방향 Bias 영역에 있을 때 열린 Switch로 동작, 이 때의 저항은 ∞[Ω] (개방 회로)

71 ▶[그림 1.22]은 순방향 Bias와 역방향 Bias일 때 가정한 저항의 크기에 대한 특성
①이상적인 Si Diode와 실제 Si Diode의 특성 비교에서의 차이는 실제 Si diode는 0.7[V]부터 증가 ②Switch가 닫혔을 때 Switch 점접의 저항은 0[Ω]이라고 가정 ③Graph의 수직축으로 =5[mA] , =0[V]인 부분 선택하여 Ohm’ Low을 적용하면 ④이상적인 Diode에서 수직 축의 어떤 전류 값을 선택하더라도 Diode 양단에 걸리는 전압은 0[V] (개방 회로), 저항은 0[Ω]

72 ⑤Graph의 수평부분에서 =20[V], =0[mA]인 부분을 선택하여 Ohm의 법칙을
적용하면 ⑥이상적인 Diode에서 수평축의 어떤 전압을 선택하여도 전류는 0[A]이고 저항은 ∞[Ω]

73 1.8 저항 Level Diode의 작동점이 한 영역에서 다른 영역으로 이동하면, 특성 곡선의 비선형성으로 인해 Diode 저항이 변함 ■직류 저항 또는 정저항 Diode 를 포함하는 회로에 직류전압을 인가하면 시간에 따라 변하지 않는 특성 곡선에서의 동작점이 결정 ▶동작점에서 Diode의 저항은 [그림 1.23]과 같이 , 를 찾아 다음 식에 대입 일반적으로 가 높아질수록 직류 저항 은 낮아진다.

74 [그림 1.24]의 Diode에서 동작점이 다음과 같을 때 직류 저항을 구하라.
예제 1.3 [그림 1.24]의 Diode에서 동작점이 다음과 같을 때 직류 저항을 구하라. Si

75 ■교류 저항 또는 동저항 입력(정현파)이 변하면 특성 곡선에서 작동점이 위 아래로 움직임
▶[그림 1.25]에서와 같이 특정 폭만큼 전류와 전압이 변함 ①변화하는 신호가 가해지지 않으면 동작점은 [그림 1.25]와 같이 직류신호에 의해 결정된 Q점(동작점)에 머물게 된다. ②Q 점(Q-point)이란‘가만히 있는 또는 변하지 않는’이란 뜻을 가진 단어 quiescent에서 따온 것

76 ▶[그림 1.26]에서와 같이 ①Q점과 만나는 접선을 통해 그 지점에서의 V와 I의 변화량을 구할 수 있고, 이를 통해 교류(ac)저항 또는 동(Dynamic)저항을 구함 ②Q점을 중심으로 가능한 전압과 전류의 변화가 작도록, Q점이 V와 I의 변화 영역의 중심에 있도록 함 ③교류 저항의 식은 다음과 같다.

77 ④기울기가 급할수록, 의 동일한 변화에 대해 의 크기가 작고 교류 저항
가 작다. ⑤교류 저항은 특성 곡선의 수직 부분에서 매우 작고, 전류의 크기가 작은 영역에서 매우 크다. ⑥일반적으로 Q점이 낮을수록(전류가 작을수록, 혹은 전압이 낮을수록), 교류 저항은 높아진다.

78 예제 1.4 [그림 1.27]의 특성 곡선에서 (1) 〓2[mA]일 때의 교류 저항을 구하라. (2) 〓25[mA]일 때의 교류 저항을 구하라. (3) 문제 (1), (2)의 결과를 각각 해당 전류에서의 직류 저항과 비교하라.

79

80 ▶미분 해석에서의 다음과 같은 정의를 이용하여 교류 저항 구하기
“어떤 함수의 어떤 점에서의 미분값은 그 점의 Tangent 곡선의 기울기 값과 같다.” ①그러므로 [그림1.26]에 의하여 정의된 식 은 근본적으로 동작점(Q점)에서의 특성 함수의 미분값을 나타냄 ②만약 인가한 순방향 전압에 따른 Diode의 전류 식 의 도함수를 구하고 결과의 역수를 취하면 순방향 영역의 교류 저항을 나타내는 식을 구할 수 있다. 즉 Diode의 전류식을 인가한 전압에 대해 미분하면 ③일반적으로 특성 곡선의 수직부분에서는 이므로

81 ④위 식의 역수를 취해 저항값( )를 구하면 일 때 일 때 위 식은 Diode 특성 곡선의 수직부분에서만 유효한 식이다. 즉, Diode 특성 곡선의 꺽인 점의 아래 부분에서는 위 식은 유효하지 못하다. ▶지금 까지 구한 모든 저항은 Diode의 pn 접합 부분에 의해 정의된 것이며, 반도체 자체의 저항(자체 저항)이나 반도체와 외부 연결 금속 사이의 저항(접촉 저항)을 라 하고, 이 저항을 고려한다면 최근 기술 발전으로 의 크기는 작아져서 에 비해 무시

82 ■평균 교류 저항(Average ac Resistance)
①평균 교류저항의 정의 평균 교류 저항은 입력 전압의 최소값과 최대값에 의해 결정되는 두 점을 연결하는 직선에 의하여 결정 ①평균 교류 저항 (그림 1.28 참조) [그림1.28]의 경우에는 ③dc, ac 저항에서 평균 저항을 결정하는 데 이용되는 전류의 Level이 더 낮은수록 더 높은 저항 Level을 갖는다.

83 ■저항 Level 요약표

84 1.9 Diode의 등가회로 ①등가회로는 특정한 동작 영역에서 어떤 장치나 시스템의 실제 단자 특성을 가장
잘 나타내도록 설정된 요소의 집합이다. ②일단 등가회로가 정의되면, 회로에서 기기의 기호를 등가회로로 대치할 수 있다 는 의미이다. ③이때, 시스템의 실제 작동은 크게 변하지 않는다. 이렇게 등가회로를 사용하여 재구성한 회로는 전통적인 회로 해석 방법을 사용하여 풀 수 있는 회로이다.

85 ▶Diode 등가 회로(Model)

86 1.10 전이와 확산 커패시터 ①모든 전자 소자 또는 전기 장비는 주파수에 대해 민감
②저주파나 중간 주파수대에서 거의 모든 저항은 고정된 값, 고주파로 갈수록 기생 커패시턴스와 인덕티브 효과가 나타나 소자의 전체 임피던스 값에 영향을 미친다. ③Diode의 경우, 기생 커패시턴스의 크기는 가장 큰 영향을 미친다. ④대부분의 병렬 커패시터 성분 효과는 낮은 주파수에서 리액턴스 가 매우 크므로(개방 등가회로) 무시, - 높은 주파수에서 리액턴스 는 의 증가로 작아져서 낮은 리액턴스를 갖는‘단락’통로가 되어 병렬 커패시터 성분 효과는 무시할 수 없게 된다. ⑥p-n 반도체 다이오드에서 주의해야 할 2가지 커패시터 성분 효과 - 순방향 바이어스 영역에서는 확산(Diffusion, )또는 축적(Storage) Capacitance 역방향 바이어스 영역에서는 전이(transition) 또는 공핍(depletion) 영역 Capacitance( ) 존재

87 1.11 역방향 회복시간(Reverse Recovery Time)
①pn 접합을 이용하여 만든 pn Diode에서, 순방향으로 전류를 흘려 두고 갑자기 전압을 역방향으로 전환해도 소수 Carrier의 축적 전하로 인하여 전류는 즉시 0으로 되지 않고 역방향으로 전류가 흐른 다음 점차 0에 접근하는 지연 시간 ▶[그림 1.35]에서 역방향 회복시간

88 1.12 Diode 사양서 소자를 적절하게 사용하기 위해 필요한 자료를 포함 1. 순방향 전압 VF(지정된 전류와 온도에서)
2. 최대 순방향 전류 IF(지정된 전압과 온도에서) 3. 역포화 전류 IR(지정된 전압과 온도에서) 4. PIV(Peak Inverse Voltage) [혹은 PRV 혹은 V(BR)로 표시. 여기서 BR은‘Breakdown(절연 파괴)’에서 유래(지정된 온도에서)] 5. 특정 온도에서의 최대 소모 전력 6. Capacitor Level(1.11절에서 정의) 7. 역방향 회복 시간 trr(1.12절에서 정의) 8. 작동 온도 범위

89 ▶Diode의 종류에 따라 주파수 범위, Noise Level, Switching Time, 열 저항 크기, 최고 반복 값 등의 추가적인 데이터가 제공
▶자주 사용되는 어떤 응용회로에 간략화 모델을 적용한다면, Si Diode의 경우 를 식 (1.9)에 대입하여 최대 정격 전력과 비교하기 위한 전력 소 비량을 구할 수 있다. 즉

90 ▶애벌란시 현상(Avalanche Effect) : 반도체 중의 캐리어가 강한 전계로 가속되면, 그 에너지로 궤도에서 가전자를  끌어내어 새로운 캐리어를 만든다. 그 캐리어가 또한 가속되어 같은 동작을 반복하여 전류가 눈사태 처럼 증가하는 현상

91 1.15 Zener Diode ▶[그림 1.45]에 나타난 Zener 영역의 특성은 로 표시되는 역방향 Bias에서 수직에 가까운 형태로 급격히 감소 ①[그림1.45]에서 곡선이 수평축으로부터 아래쪽으로 멀어지는 것과 양의 영역에서 수평축으로부터 위쪽으로 멀어지는 것은 Zener 영역에서의 전류가 순방향 바이어스 영역의 전류와 반대 방향임을 의미 ②Zener 영역에서의 기울기는 Zener Diode의 도통 Model에서 저항과 연관

92 ▶이러한 독특한 특성이 나타나는 영역은 [그림 1.46a]의 그림 기호에서처럼 Zener Diode를 나타낼 때 표시
①반도체 다이오드의 경우에는 “on”상태에서 다이오드는 기호의 화살표 방향과 같은 방향의 전류가 흐른다. ②Zener Diode의 경우는 전류의 방향이 기호의 화살표 방향과 반대 ③만약 각각의 소자를 저항 성분으로 간주한다면 전류에 의해 극성이 생기게 되는데, [그림 1.46c]와 같이 와 는 이와 같은 극성을 가진다.

93 ▶Zener 영역의 위치는 Doping 정도를 변화시켜 이동 가능
①불순물을 보다 많이 첨가하여 Doping 정도를 높게 할수록 Zener 전압 은 낮아진다. ②Zener Diode는 보통 1.8~200[V]의 Zenere 전압 가지며, 1/4W에서 50W의 전력을 소모하는 것이 있다. ③높은 온도와 전류 용량을 맞추기 위해 Zener Diode를 보통 Si으로 제작한다.

94 ▶[그림 1.47]을 보면 Zener Diode의 이하의 역방향 Bias 부분은 일반적인 다이오드와 유사하게 아주 큰 저항으로 Modeling되어 있다.
①대부분의 응용회로에서는 이 저항이 매우 크기 때문에 등가회로를 고려할 때 개방 회로로 생각 ②순방향 바이어스 영역은 일반적인 순방향 바이어스 영역과 거의 동일하다.

95 ▶[표 1.7]은 10[V], 50[mW], 20[%] Zener Diode에 대한 사양서에서 얻은 Zener
①Nominal(공칭) 항목은 Zener 전압 의 일반적인 평균값 ②20[%] Zener Diode는 Zener 전압 이 , 즉 8~12[V]에서 사용 가능 ③Test 전류 는 ¼ 전력 값에서 결정된 전류를 의미 는 에서의 유동 저항 값을 의미 ⑤Zener Diode의 최대 전력 =12.5[mA]이므로

96 ▶Zener Diode의 Zener 전압 은 온도에 민감
예제 1.5 [표 1.7]의 특성을 가진 Zener Diode에 대해 에서의 공칭전압을 구하라.

97 1.16 발광 다이오드(Light Emitting Diode; LED)
①LED는 pn 접합의 일종 ②Energy가 인가되었을 때 가시광선, 비가시광선(적외선)을 발산하는 Diode ③순방향으로 Bias된 모든 종류의 pn 접합은 반도체 내의 pn접합 부근에서 정공과 자유 전자의 재결합 발생 ④재결합 과정이 발생되려면 재결합 전에 자유전자가 가지고 있는 Energy는 열, 빛 형태로 발산 ⑤Si, Ge Diode에서는 pn 접합부에서의 재결합 과정 동안 대부분의 Energy가 열의 형태로 발산되어 발산하는 빛의 양은 무시할 정도로 작다. ⑥이러한 이유로 GaAs를 이용한 Diode는 pn 접합의 재결합 과정에서 적외선(비가시 광선)이 방출 ⑦적외선 LED의 용도는 보안 시스템, 광학 커플링, 홈 엔터테인먼트 센터 등 ⑧GaAs, Ga과 다른 물질을 조합하면 가시광선을 방출 가능 ⑨[표 1.8]은 복합성 반도체들과 그에 해당하는 빛(일반적인 순방향 전압 포함)을 보임 Amber : 황색

98 ▶[그림 1.51]은 기본적인 LED 구조와 LED를 나타내는 심벌을 보임.
①p형 반도체의 금속 접촉면이 더 작은 이유는 순방향 Bias일 때 최대한의 광자(Photon : 빛)를 방출하기 위함 ②순방향 Bias 접합부분 때문에 발생한 주입된 Carrier의 재결합은 빛을 발산 ③내부적인 광자 Energy의 흡수도 있지만 대부분은 광자 Energy가 방출 ④적외선의 주파수 스펙트럼은 약 100 [THz] (T〓Tera〓 )에서 400 [THz]까지, 가시광선의 주파수 스펙트럼은 약 400 [THz]에서 750[THz] 까지. (비가시광선(적외선)이 가시광선에 비해 낮은 주파수) ⑤일반적으로 전자 발광소자에서는 주파수보다는 파장을 언급함. ⑥주파수와 파장의 관계식은 다음과 같은 식으로 표현 ⑦파장의 단위는 nanometer[nm] 또는

99 예제 1.6 식(1.12)를 이용하여 400[THz]에서 700[가시광선가시광선의 주파수 Spectrum에서 파장을 구하라. ▶[그림 1.52]은 인간 눈의 일반적인 반응 곡선 ①350[nm]~ 800[nm]까지의 분포를 가지며, 최대치는 550[nm] 부근 ②인간 눈의 최대 응답은 녹색 부분(550[nm])이며, 빨강과 파랑은 종형 곡선 끝부분에 해당 ③이 반응 곡선에서 빨강과 파랑 LED가 녹색 LED와 같은 빛의 세기로 보이기 위해서는 빨강과 파랑 LED가 보다 강한 빛의 세기를 가져야 함(즉, 인간의 눈은다른 색깔보다 녹색에 더욱 민감)

100 ④LED의 Energy Gap에 대한 식은 다음과 같다
- GaAs의 Energy Gap은 1.43[eV]일 때 파장은 ? - GaAsP의 Energy Gap은 1.9[eV]일 때 파장은 ? ⑥발광을 목적으로 한 화합성 반도체를 생산하기 위한 첫 단계는 물질들을 조합하여 원하는 Energy Gap을 가지도록 하는 것