과목 1 : Basic Nanofabrication Processes

Presentation on theme: "과목 1 : Basic Nanofabrication Processes"— Presentation transcript:

1 과목 1 : Basic Nanofabrication Processes
  본 교육과정에서는 나노공정의 기초인 반도체 Top-Down(하향식) 공정과 Bottom-Up(상향식) 공정에 대한 이론 및 공정실습을 통하여 나노공정기술 전반에 대한 이해를 얻고자 한다. 반도체 Top-Down 공정 교육에서는 반도체 소자(트랜지스터)를 제작하기 위한 요소 공정의 기본적인 개념을 설명하고 공정 원리를 이해하고자 한다. 구체적인 내용으로는 실리콘 박막 트랜지스터를 제작하기 위한 요소기술인 Thin Film Deposition, Lithography, Etching, Impurity Doping 등의 세부 공정 분야에 대하여 살펴보고, 실제로 최신 공정장비를 이용하여 실리콘 박막 트랜지스터 제작을 실습한다. 또한, 제작된 트랜지스터의 성능을 평가하는 대표적인 항목인 Threshold Voltage(Vth), Saturation Current(IDSAT), Subthreshold Swing(SS) 및 Drain Induced Barrier Lowering(DIBL)의 원리 및 측정에 대하여서도 살펴보도록 한다. 반도체 Bottom-Up 공정 교육에서는 고집적형 반도체 소자 어레이 제작에 있어 필수적인 나노패턴 제조를 위한 분자자기조립에 기반한 요소 공정의 기본적인 개념 및 원리를 설명하고, 특히 고분자형 블록공중합체를 적용한 다양한 나노패턴 형성의 열역학적 원리와 반도체 소자를 비롯한 다양한 나노패턴의 응용을 소개한다. 또한, 나노패턴을 기반으로 한 금속 나노패턴 제조에 대하여 실습한다. Top-Down Process Introduction : What is MOSFETs? Fabrication Processes Cleaning & Oxidation Thin Film Deposition (LP/PE-CVD, Thermal/E-Beam Evaporation) Etching (RIE/Wet Etching) Impurity Doping (Diffusion, Implantation) Thermal Annealing (RTP, Furnace) Lithography (Optical Lithography, Electron Beam Lithography) Device Characterization Summary Bottom-up process Introduction to Self-Assembly and Bottom-Up Technology Block Copolymer Nanolithography Nanopatterning Processes

2 과목 1 : Basic Nanofabrication Processes
▣ 세부 일정 교육일정 교육내용 08.09(월) 09:00~10:00 입소 및 안내 10:00~12:00 Top-Down Processes 이론(박경완 교수, 서울시립대학교) 12:00~13:00 중식 13:00~16:30 Top-Down Processes 이론(장문규 박사, ETRI) 16:30~18:00 Bottom-Up Processes 이론(박철민 교수, 연세대학교) 08.10(화) 실습내용 소개 Top-Down Processes 실습 13:00~18:00 08.11(수) 09:00~12:00 08.12(목) 08.13(금) Bottom-Up Processes 실습 13:00~14:30 교육수료(질의응답, 설문지 작성, 수료증 수여 등) * 상기의 일정은 사정에 따라 변경될 수 있습니다.

3 과목 2 : Lithography for Nanotechnology
본 교육 과정에서는 나노 구조체 구현을 위한 기본 공정기술인 Lithography Technology에 대한 이론 및 공정 실습을 통해 미세패턴 형성기술을 습득하고자 한다. 이론 교육에서는 지난 수 십년간 반도체의 Scaling을 가능하게 하였던 Lithography 공정의 역사와 발전 과정을 되돌아 봄으로써, Lithography 공정이 해결해야 했던 Challenge와 향후 Lithography 기술의 발전 방향을 예측한다. 메모리와 Logic 등 반도체 공정에서 사용되는 Scanner의 구조 및 기능을 소개하고, Photoresist의 원리와 Resist 성능을 향상시키기 위한 부가 공정을 알아보며, Lithography 공정에 의한 패턴 왜곡 현상을 제어, 보정하기 위한 Optical Proximity Correction(OPC)에 대하여 설명한다. 또한 현재 산업체에서 사용하고 있는 Lithography 공정을 소개하며 차세대 Lithography 공정 또는 실험실에서 가능한 Lithography 공정인 E-beam Lithography, Ion-beam Lithography, Imprint Lithography 등에 대해서도 살펴본다. 실습교육에서는 Lithography 핵심 공정 장비인 E-beam System, KrF Scanner System, UV-Imprint System 등의 최신 장비를 활용하여 각 System의 특성을 이해하고 일괄 공정을 직접 실습해 봄으로써 관련 장치 및 공정에 대한 전반적인 지식을 습득하고자 한다. 1. Introduction 1) History of Lithography Technology Development 2) Overview of Lithography Process Flow 2. Key Technology Challenges 1) CD Control 2) Focus 3) Process Window 4) Overlay 5) Resolution 3. Component of Lithography Technology 1) Scanner 2) Photoresist 3) Optical Proximity Correction 4. Other Lithography Technologies 1) E-beam Lithography 2) Ion-beam Lithography 3) Imprint Lithography 5. Summary

4 과목 2 : Lithography for Nanotechnology
▣ 세부 일정 교육일정 교육내용 08.23(월) 13:00~14:00 입소 및 안내 14:00~17:00 Lithography for Nanotechnology 이론(김호철 박사, 삼성전자) 17:00~18:00 실습내용 소개 08.24(화) 09:00~12:00 E-Beam Lithography 공정 실습 12:00~13:00 중식 13:00~18:00 08.25(수) Optic Lithography(KrF Scanner) 공정 실습 Optic Lithography(KrF Scanner) 공정 실습 08.26(목) UV Imprint Lithography 공정 실습 08.27(금) FIB / AFM Lithography 실습 13:00~14:30 교육수료(질의응답, 설문지 작성, 수료증 수여 등) * 상기의 일정은 사정에 따라 변경될 수 있습니다.