학습 목표 반가산기, 전가산기, 고속가산기의 동작을 이해하고 설계하는 방법을 알아본다.

Presentation on theme: "학습 목표 반가산기, 전가산기, 고속가산기의 동작을 이해하고 설계하는 방법을 알아본다."— Presentation transcript:

1 학습 목표 반가산기, 전가산기, 고속가산기의 동작을 이해하고 설계하는 방법을 알아본다.
디코더와 디멀티플렉서의 동작 원리를 이해하고 사용하는 방법을 알아본다. 인코더와 멀티플렉서의 동작 원리를 이해하고 사용하는 방법을 알아본다. 각종 코드를 변환하는 회로 설계 방법을 알아본다. 패리티 발생기와 검출기의 동작 원리를 이해하고 사용하는 방법을 알아본다.

2 목 차 01. 가산기 02. 디코더/디멀티플렉서 03. 인코더/멀티플렉서 04. 코드 변환기 05. 패리티 발생기/검출기

3 0. 개 요 조합논리회로는 논리곱, 논리합, 논리 부정의 세 가지 기본 논리 회로를 조합하여 구성한 논리 회로
조합논리회로는 입력변수, 논리 게이트, 그리고 출력 변수들로 구성 조합논리회로 블록도

4 1. 가산기 1. 반가산기(half-adder) 입력 출력 X Y S C 1 논리 회로 논리기호

5 2. 전가산기(full-adder) 자리 올림수(Carry)를 고려하여 만든 덧셈 회로 입력 출력 X Y Cin S Cout
1 논리 회로 논리기호

6 전가산기는 반가산기 2개와 OR 게이트를 이용하여 구성

7 3. 병렬가감산기(parallel-adder/subtracter)
전가산기를 이용한 병렬가산기 병렬가감산기

8 5. BCD 가산기 BCD 코드는 2진수와 달리 표현범위가 0에서 9까지이다.
2진수 합의 결과가 1010~1111인 경우 보정 6+7=13인 경우 BCD 합에서 캐리를 만들어 주어야 하는 경우의 논리식

9 BCD 덧셈표 2진 합 BCD 합 10진 값 K Z8 Z4 Z2 Z1 C S8 S4 S2 S1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19

10 BCD 가산기

11 6. 비교기(comparator) 2진 비교기(comparator)는 두 개의 2진수의 크기를 비교하는 회로 입력 출력 X Y
F1 X≠Y F2 X>Y F3 X<Y F4 1 1비트 비교기 진리표

12 2비트 비교기 진리표 입력 출력 X Y X=Y X≠Y X>Y X<Y X1X2 Y1Y2 F1 F2 F3 F4 00 1
01 10 11

13

14 2비트 비교기 회로

15 IC 7485 7485는 A3-A0와 B3-B0의 크기를 비교하는 회로이며, A3와 B3가 MSB이다. A>B일 때 AGBO의 출력이 1, A<B일 때 ALBO의 출력이 1, A=B일 때 AEBO의 출력이 1이 된다. 확장 입력 AGBI, ALBI, AEBI는 LSB로 입력되며, 즉, 아랫단의 AGBO, ALBO, AEBO의 출력이 윗단의 AGBI, ALBI, AEBI의 입력이 된다. 맨 아랫단의 AGBI, ALBI는 0을 AEBI는 1을 입력한다. 7485 크기 비교기 블럭도

16 4비트 비교기 IC 7485 진리표 입 력 출력 A3, B3 A2, B2 A1, B1 A0, B0 AGBI ALBI AEBI
AGBO A>B ALBO A<B AEBO A=B A3>B3 X 1 A3<B3 A3=B3 A2>B2 A2<B2 A2=B2 A1>B1 A1<B1 A1=B1 A0>B0 A0<B0 A0=B0 4비트 비교기 IC 7485 진리표

17 7485 크기 비교기 회로

18 7485를 이용한 12비트 비교회로

19 2. 디코더/디멀티플렉서 디코더/디멀티플렉서 (decoder)/demultiplexer)
디코더 : 입력선에 나타나는 n비트의 2진 코드를 최대 2n개의 서로 다른 정보로 바꿔주는 조합논리회로 인에이블(enable)단자를 가지고 있는 경우는 디멀티플렉서의 기능도 수행한다. 실제로 상용 IC의 경우에는 디코더와 디멀티플렉서의 기능으로 모두 사용할 수 있도록 만들어져 있다. 74138: 3×8 디멀티플렉서, 74139 : 독립된 2개의 2×4 디멀티플렉서,   : 4×16 디멀티플렉서

20 1. 2×4 디코더/디멀티플렉서 2개의 입력에 따라서 4개의 출력 중 하나가 선택 2×4디코더 진리표와 논리식
B A Y3 Y2 Y1 Y0 0 0 0 1 1 0 1 1 1 2×4디코더 진리표와 논리식 2×4 디코더 회로

21 실제 IC들은 AND게이트가 아닌, NAND 게이트로 구성
입력 출력 B A Y3 Y2 Y1 Y0 0 0 0 1 1 0 1 1 1 2×4 디코더 진리표와 논리식 2×4 NAND 디코더 회로

22 인에이블 단자를 갖는 2×4 디코더/디멀티플렉서
대부분의 IC 디코더들은 인에이블(enable) 입력이 있어서 회로를 제어한다. E=1일 때만 출력이 동작. 입력 출력 E B A Y3 Y2 Y1 Y0 0 X X 1 인에블을 갖는 2×4 디코더 진리표와 논리식 2×4 디코더 회로

23 NAND 게이트로 구성한 인에이블(enable) 입력이 있는 회로. E=0일 때만 출력이 동작
E B A Y3 Y2 Y1 Y0 1 X X 1 인에블을 갖는 NAND 2×4 디코더 진리표와 논리식, 회로도

24 74139 구성도 인에블을 갖는 2×4 디코더를 두 개 가지고 있는 IC이다.

25 디코더와 디멀티플렉서 비교 1개의 인에이블 입력을 가지고 있는 디코더는 디멀티플렉서로서의 기능을 수행
디멀티플렉서는 정보를 한 선으로 받아서 2n개의 가능한 출력 선들 중 하나를 선택하여, 받은 정보를 전송하는 회로이다. 디멀티플렉서는 n개의 선택선(selection line)들을 이용하여 출력을 제어. 2×4 디코더 1×4 디멀티플렉서

26 2. 3×8 디코더/디멀티플렉서 3개의 입력에 따라서 8개의 출력 중 하나가 선택. 입력 출력 C B A Y7 Y6 Y5 Y4
1

27 IC 74138(3×8 디코더/디멀티플렉서) 3개의 입력에 따라서 8개의 출력 중 하나가 선택. 입력 출력 C B A G1
G2A G2B Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 x x x 1 x

28 IC 회로도

29 3. 4×16 디코더/디멀티플렉서 2개의 3×8 디코더로 구성된 4×16 디코더를 구성
2개의  3×8 디코더로 구성된 4×16 디코더를 구성 A=0 : 상위 디코더만 Enable되어 출력은 Y0~ Y7 중의 하나가 1로 되고, 아래의 디코더 출력들은 모두 0이 된다. A=1 : 하위 디코더만 Enable 되어 출력은 Y8~ Y15 중의 하나가 1로 되고, 상의 디코더 출력들은 모두 0이 된다.

30 74154 4×16 디코더/디멀티플렉서 블록도 회로도

31 4. BCD-7 세그먼트 디코더 7 세그먼트 : 숫자 표시 전용 장치 1 2 3 4 5 6 7 8 9

32 7-세그먼트 디코더 진리표 입력 출력 D C B A a b c d e f g 1 x

33 카르노 맵

34 카르노 맵

35 7447 진리표 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 decimal or function 입력 출력
B A 1 X 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

36 7447 회로도

37 7447을 이용한 7-세그먼트 구동 회로 예

38 7-세그먼트 공통 회로 캐소드 공통 7-세그먼트 애노드 공통 7-세그먼트 전류 제한 저항을 사용한 7-세그먼트 회로의 예

39 7-세그먼트의 LT, RBI, BI/RBO 사용 예

40 3. 인코더/멀티플렉서 인코더(encoder)는 디코더의 반대기능을 수행하는 장치로써, 2n개의 입력신호로부터  n개의 출력신호를 만든다. 인코더의 역할은 2n 개중 활성화된 하나의 1비트입력 신호를 받아서 그 숫자에 해당하는 n 비트 2진 정보를 출력한다. 멀티플렉서(multiplexer or selector)는 여러 개의 입력선들 중에서 하나를 선택하여 출력선에 연결하는 조합 회로이다. 선택선들의 값에 따라서 특별한 입력선이 선택된다. 멀티플렉서는 많은 입력들 중 하나를 선택하여 선택된 입력선의 2진 정보를 출력선에 넘겨주기 때문에 데이터 선택기(data selector)라 부르기도 한다.

41 1. 4×2 인코더 입력의 신호에 따라 2개의 2진 조합으로 출력된다. 입력 출력 D3 D2 D1 D0 B1 B0 1 회로도
1 회로도 진리표와 논리식

42 2. 2×1 멀티플렉서 2(=21)개의 입력중의 하나를 선택선 S에 입력된 값에 따라서 출력으로 보내주는 조합회로 선택선 출력
F 1 D0 D1 진리표 회로도

43 2. 4×1 멀티플렉서 4(=22)개의 입력중의 하나를 선택선 S0와 S1에 입력된 값에 따라서 출력으로 보내주는 조합회로
F 1 I0 I1 I2 I3 진리표 회로도

44 3. 8×3 인코더 8(=23)개의 입력과 3개의 출력을 가지며, 입력의 신호에 따라 3개의 2진 조합으로 출력 입력 출력
D7 D6 D5 D4 D3 D2 D1 D0 B2 B1 B0 1 회로도 진리표와 논리식

45 4. 8×1 멀티플렉서 8(=23)개의 입력중의 하나를 출력으로 보내주는 조합회로 선택선 출력 S2 S1 S0 F 1 I0
1 I0 I1 I2 I3 I4 I5 I6 I7 진리표 회로도

46 5. 8×3 우선순위 인코더 우선순위 인코더(priority encoder)는 입력에 우선순위를 정하여 여러 개의 입력이 있을 때 우선순위가 높은 입력값에 해당되는 출력신호를 만들어 내는 회로 입력 출력 D7 D6 D5 D4 D3 D2 D1 D0 B2 B1 B0 1 x 회로도 진리표와 논리식

47 6. 인코더/멀티플렉서(셀렉터) IC 74158 : 2 ×1 인코더/멀티플렉서가 4개 내장 입력 출력 S E Y X 1 진리표
진리표 회로도 블럭도

48 74148 8개의 논리반전 입력(0-7)과 3개의 논리반전 출력을 가지는 우선순위 인코더이다. 가장 우선순위가 높은 것은 7번이다. GS는 데이터 입력 중의 하나가 0이고 EI가 0일 때만 0이 된다. EI와 EO는 74148을 여러 개 연결할 때 사용. 입력 출력 EI 1 2 3 4 5 6 7 A2 A1 A0 GS EO X 진리표

49 핀 배치도 회로도

50 74150(161 인코더/멀티플렉서) 입력 출력 Select Strobe W D C B A S X 1 핀 배치도 진리표

51 74150(161 인코더/멀티플렉서) 회로도

52 74153(161 인코더/멀티플렉서) 입력 C0, C1, C2, C3중 한 개를 선택선 입력 A, B에 따라서 출력으로 보내주는 4×1 멀티플렉서 2개를 가지고 있다. 입력 출력 Select Strobe Y B A G X 1 C0 C1 C2 C3 진리표 핀 배치도

53 회로도

54 7. 10진-BCD 우선순위 인코더 입력 출력 I9 I8 I7 I6 I5 I4 I3 I2 I1 D C B A 1 X 진리표

55 핀 배치도 IC 74147 회로도

56 4. 코드 변환기 1. 2진 코드-그레이 코드 변환 2진 코드  그레이 코드 그레이 코드  2진 코드

57 2. BCD 코드 - 3-초과 코드 변환 입력 출력 B3 B2 B1 B0 E3 E2 E1 E0 1 x
1 x BCD는 10개의 숫자만 가지므로 1010 이후의 6개의 코드는 BCD에 존재하지 않는 코드이며, 입력으로서의 사용될 수 없기 때문에 무관항으로 처리한다.

58

59 회로도

60 5. 패리티 발생기/검출기 짝수 패리티 발생회로 홀수 패리티 발생회로 8비트 직렬회로에서의 짝수/홀수 패리티 발생

61 IC 74280 9비트 홀수/짝수 패리티 발생과 검출 핀 배치도

62 회로도