6 레지스터와 카운터.

Presentation on theme: "6 레지스터와 카운터."— Presentation transcript:

1 6 레지스터와 카운터

2 6-1 레지스터 2진 정보를 기억하기 위한 셀들의 집합. F/F 과 Conbinational gate로 구성
Clock=1 ;입력 정보 전송 Clock=0 ;변화없음 Clear=0 ;클럭에 동기화된 동작을 하기전에 모든 레지스터를 0으로 함.

3 병렬로드를 갖는 레지스터 Clock=1 ;입력 정보 로딩 Clock=0 ;레지스터 변화 없음.
Load input=1 ; 레지스터에 입력 I 전송 Load input=0 ; 레지스터에 정보 저장.

4 6-2 시프트 레지스터 시프트 레지스터-2진 정보를 한 방향 또는 양방향으로 이동시킬수 있는 레지스터.
6-2 시프트 레지스터 시프트 레지스터-2진 정보를 한 방향 또는 양방향으로 이동시킬수 있는 레지스터. 가장 단순한 형태의 시프트 레지스터

5 직렬 전송 소스 레지스터에 저장된 정보 손실을 막기 위함.

6 직렬 전송 예 타이밍 펄스 초기값 시프트레지스터 A 시프트레지스터 B B의 직렬 출력 1 0 1 1 0 0 1 0 T1 후
T1 후 T2 후 1 1 T3 후 T4 후

7 직렬 덧셈(A = A + B) 합을 저장하기 위함 동작 원리
A와 B의 직렬출력 SO는 덧셈기 FA에 유한비트쌍 공급 출력 Q는 z에 입력 캐리를 줌. 오른쪽 시프트 제어 신로는 레지스터와 캐리플립제어. S에서 출력된 합 비트는 A의 맨 왼쪽 플립플롭으로 감.

8 직렬 덧셈기의 상태도 캐리의 현재값 출력 캐리 k-map을 이용

9 직렬 덧셈기의 두번째 형태

10 쌍방향 시프트 레지스터 S1, S0 -> 0, 0 ;변화없음. S1, S0 -> 0, 1 ;오른쪽으로 이동

11 6-3 리플 카운터 LSB

12 BCD 리플 카운터 1. Q1 은 각 클럭 펄스의 뒤에서 반전됨.
2. Q2 는 Q8=0 이고 Q1 이 1에서 0이 될 때 반전되고, Q8=1이고 Q1 이 1에서 0이 될 때는 클리어 됨. 3. Q4 는 Q2 가 1에서 0이 될 때 반전 됨. 4. Q8 은 Q4Q2=11 이고 Q1 이 1에서 0으로 될 때 반전되고, Q4 나 Q2 가 0이고 Q1 이 1에서 0으로 될 때는 클리어 됨.

13 BCD 리플 카운터

14 세자리 10진 BCD 카운터 0부터 999까지 세기 위해서 3개의 10진 카운터가 필요함.

15 6-4 동기식 카운터 첫번째 단 A0 는 카운터가 동작가능한 상태가 되면 J 와 K 는 1 이 됨.

16 상하향 2진 카운터 Up=1 ; 상향으로 카운트 함 (T입력이 플립플롭의 이전 정규 출력 값에서 신호를 받기 때문)
Down=1, up=0 ; 하향으로 카운트 함. Up=down=0 ; 변화없음 Up=down=1 ; 상향으로 카운트 함.

17 BCD 카운터

18 병렬로드를 가진 2진식 카운터 Load=1 ; 카운트 하지 않고 데이터 전송 Load=0, Count=1 ; 카운트 함
Carry output=1(모든 플립 플롭이 1일 때)

19 병렬로드를 가진 2진식 카운터 AND 게이트는 출력에서 1001(9) 의 발생을 감지함. 이 상태에서 load 입력이 활성화되고, 레지스터에 0이 전송됨. NAND 게이트는 1010(10)을 감지하지만, 이 상태가 되자마자 레지스터는 클리어 됨. 카운트가 1001에서 1010으로 되고, 1011 로 변하면서 즉시 0000으로 되기 때문에 출력 A0에서 순간적인 gritch가 발생함.

20 6-5 기타 카운터 Except 011 ,111

21 6-5 기타 카운터

22 링 카운터 임의의 시간에 하나의 플립플롭만 세트되고, 나머지 플립플롭은 모두 클리어되는 순환식 시프트 레지스터.
단일 비트가 한 플립플롭에서 다른 것으로 이동.

23 존슨 카운터 마지막 플립플롭의 보수화된 출력을 첫 플립플롭의 입력에 연결시킨 순환식 시프트 레지스터.
연속된 두수에서 1비트만 다른값을 갖음