제 15 장 디지털 회로 (Digital Circuits)

Presentation on theme: "제 15 장 디지털 회로 (Digital Circuits)"— Presentation transcript:

1 제 15 장 디지털 회로 (Digital Circuits)
15.1 디지털의 기본 개념 15.2 기본 논리와 논리 게이트 15.3 조합 논리회로 15.4 조합 논리 모듈 15.5 순차 논리회로 15.6 산술 연산회로 George Boole 2007년 1학기 전기전자공학개론

2 디지털의 기본 개념 디지털의 특징 1. 신호의 존재 유무에 따라 작동하기 때문에 아날로그에 비해 모호성이 매우 적다.
2. 아날로그 회로로는 정보의 저장이 쉽지 않지만 디지털 시스템에서는 아주 간단하게 정보를 저장할 수 있다. 특히 집적 회로의 집적도가 늘어남으로써 디지털의 정보 저장능력은 매우 확장되고 있다. 3. 디지털 시스템은 여러 개의 간단한 기본 논리 회로를 배열 내지는 조합함으로써 전체 시스템을 쉽게 제작할 수 있다. 4. 아날로그에 비해 잡음에 매우 강하다. 2007년 1학기 전기전자공학개론

3 진법(numbering) 10진법(Decimal numbering) 2진법(Binary numbering)
비트(bit)라; 2진수를 나타내는 것으로 “binary+digit"의 합성어 단어(word) ; 여러 개의 비트가 모여 이루어진 하나의 2진수 최상위 비트(MSB ; Most Significant Bit) ; 단어 중에서 가장 높은 자리의 비트 최하위 비트((LSB ; Least Significant Bit) ; 단어 중에서 가장 낮은 자리의 비트 ※ 단어의 맨 왼쪽이 가장 높은 자리이므로 MSB가 되고 단어의 맨 오른쪽이 가장 낮은 20 자리이므로 LSB가 된다. 16진법(Hexadecimal numbering) – 아스키코드의 기본 진법 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F BCD(binary coded decimal)-10진수 0~9까지를 2진 부호화한 표시법 2007년 1학기 전기전자공학개론

4 디지털 논리와 부울 대수 부울 대수 : 0과 1의 논리를 사용한 함수연산, 논리 게이트의 기본 작동 원리 양의 논리
출력 = 1 또는 High : ‘참’ 출력 = 0 또는 Low : ‘거짓’ 음의 논리 출력 = 1 또는 High : ‘거짓’ 출력 = 0 또는 Low : ‘참’ 부울 대수 : 0과 1의 논리를 사용한 함수연산, 논리 게이트의 기본 작동 원리 한 개의 변수를 갖는 부울의 정리 다중 변수를 갖는 부울의 정리 교환법칙 결합법칙 배분법칙 흡수법칙 드모르강의법칙 논리합 논리곱 부정 2007년 1학기 전기전자공학개론

5 논리 게이트 2007년 1학기 전기전자공학개론

6 논리 게이트 2007년 1학기 전기전자공학개론

7 TTL 논리 게이트 TTL : Transistor-transistor logic
AND, OR, NOT 등 각종 게이트는 트랜지스터와 저항 및 다이오드 등 각종 전기적 요소들의 집적을 통해 구현된다. TTL의 특징 입력 전압 : 5V 출력 : 10mW High : > 2V Low : < 0.8V 처리속도 : 10ns TTL 전압 준위 Low < 0.4V High > 2.4 V 2007년 1학기 전기전자공학개론

8 TTL 논리칩 대부분의 디지털 논리 회로는 74 시리즈로 대표되는 논리 게이트로 만들어 진다. 전기전자공학개론
2007년 1학기 전기전자공학개론

9 74시리즈 TTL 칩의 사례 2007년 1학기 전기전자공학개론

10 논리회로의 설계 원하는 논리식을 도출한다 OR 게이트로 최종 논리식을 합한다 3. AND 게이트로 OR 게이트의
입력식을 구성한다 원하는 진리표를 도출한다 부울 대수식을 도출한다 (민텀 전개식을 사용) 3. 논리 게이트 회로를 구성한다 2007년 1학기 전기전자공학개론

11 논리회로의 조합 F = AA+BA+C(분배법칙) = A+BA+C(논리곱) = A(1+B)+C(결합법칙)
부울 대수를 이용하여 간략화 F = AA+BA+C(분배법칙) = A+BA+C(논리곱) = A(1+B)+C(결합법칙) = A.1+C (논리합) = A+C(논리곱) 조합 논리회로는 서로 다른 형태를 갖더라도 진리표가 동일하면 동일한 시스템 최초에 구성한 진리식을 부울 대수식을 이용하여 단순화 시킬 수 있다 2007년 1학기 전기전자공학개론

12 민텀전개 해당 행의 논리만 참이 되는 AND 논리 ABC 민텀 ABC F 민텀
부울 대수식의 적용은 매우 복잡하므로 논리회로의 간략화를 위한 체계적인 방법인 카르노맵을 사용하여 논리회로 단순화 작업을 수행 2007년 1학기 전기전자공학개론

13 Karnaugh Map 민텀 전개된 부울 함수를 단순화 시키는 체계적인 방법 3변수 카르노맵 4변수 카르노맵 전기전자공학개론
2007년 1학기 전기전자공학개론

14 조합 논리 모듈 자주 사용되는 논리는 논리모듈을 구성 멀티플렉서(multiplexer, MUX) 데이터 선택기
선택된 어드레스의 데이터를 출력 인에이블 제어입력 2007년 1학기 전기전자공학개론

15 Read Only Memory 읽기 전용 메모리(ROM) : 저장된 정보의 유출은 가능하지만 입력 불능
EPROM(erasable programmable ROM) : 메모리스틱 등 롬과램의 장점 결합 2007년 1학기 전기전자공학개론

16 Random Access Memory 복호기(decoder) : 번지의 해독이나 메모리 확장 등에 사용되는 조합논리회로
번지 지정에 복호기를 사용한 RAM의 예 2007년 1학기 전기전자공학개론

17 순차논리회로 – 플립플롭(Flip-flop)
플립-플롭은 두 개의 안정상태를 유지할 수 있는 능력을 갖는 소자 1. 플립플롭은 쌍안정 소자이며 쌍안정 멀티바이브레이터가 가장 좋은 예이다. 즉, 외부 조건에 의해 플립플롭의 상태가 변할 때까지는 두 개의 안정 상태 중 한 상태를 유지함으로써 기억 소자의 기능을 가진다. 2. 플립플롭은 출력이 두 개이며, 한 출력은 다른 한 출력의 보수이다. RS 플립-플롭은 ‘set’ 과 ‘reset’ 의 두 입력과 Q 및 Q의 두 출력 Clock 입력이 들어올 때만 작동하는 RS 플립-플롭 2007년 1학기 전기전자공학개론

18 D-latch 인에이블(enable) 단자로 클럭 펄스가 들어올 때 입력된 정보를 그대로 유지하는 소자(기억소자)
기본적인 기억소자 우측 그림은 4 bit 래치 대부분의 컴퓨터는 1 byte 의 데이터를 저장하기 위해 8 bit 의 래치를 사용 MC68000 마이크로 프로세서의 경우 16,777,216 개의 8bit 데이터를 저장할 수 있는 래치를 보유 - 16Mb RAM 2007년 1학기 전기전자공학개론

19 J-K(master-slave) flip-flop
두 개의 clocked RS 플립-플롭이 직렬로 연결된 형태를 J-K 또는 master-slave 플립-플롭이라고 부른다. 이 회로는 clock 이 1 에서 0 으로 하강하는 순간에만 출력이 입력에 반응한다. 두 입력단에 1 의 신호를 가하면 J-K 플립-플롭은 ‘toggle mode’가 된다. Clock 신호가 1 에서 0 으로 하강하는 순간에 출력신호는 반전 2007년 1학기 전기전자공학개론

20 디지털 카운터 여러 개의 J-K 플립-플롭을 ‘toggle mode’ 로 직렬연결하면 입력신호의 수를 세는 카운터 회로를 구성할 수 있다. 2007년 1학기 전기전자공학개론

21 7490 카운터를 이용한 BCD 계수기의 사례 2007년 1학기 전기전자공학개론

22 7-SEG LED와 74LS47 Driver 2007년 1학기 전기전자공학개론

23 4-Digit 10진 계수기 2007년 1학기 전기전자공학개론

24 산술연산회로 - 반가산기/전가산기 컴퓨터의 CPU에서 A레지스터로 사용되는 반가산기와 전가산기의 논리식으로부터 카르노 맵을 적용하여 논리식을 단순화 시킨 후 게이트회로를 도출한다 2007년 1학기 전기전자공학개론

25 산술연산회로 - 감산기 10진수에서의 보수 : A에 대한 10의 보수는 A+A’=1-이 되는 A’
예 : 1↔9, 2↔8, 3↔7, 4↔6, 5↔5 10진수의 뺄셈을 보수를 이용한 덧셈으로 대신할 수 있다. 9-3 의 계산 예 : 9+3’=9+7=16 ← 자리올림을 무시하면 답은 6 이유 : 3’=(10-3) 이므로 9+3’=9+(10-3)= 이므로 10을 무시하면 9-3이된다. 자리올림이 발생하지 않는 경우 예 : 4-7=4+7’=4+3=7 자리올림이 일어나지 않음은 계산결과가 음수이며, 그 절대값은 계산결과의 보수와 같다 즉, 4-7=4+7’=4+3=7 → -7’=-3 보수를 이용한 뺄셈 B의 10의 보수 B’을 구한다 A+B’을 계산한다. 계산결과 자리올림이 발생하면 올림값 무시 자리올림이 없으면 계산결과는 음수, 계산결과의 보수가 결과의 절대값 2007년 1학기 전기전자공학개론

26 곱셈기(multiplier) AND 논리 게이트와 전가산기를 이용하여 곱셈기 구성 2007년 1학기 전기전자공학개론

27 리포트 홈페이지에 게시된 15장 연습문제를 풀어오세요 2007년 1학기 전기전자공학개론