IGBT APPLICATION NOTE IGBT Application Engineering

Presentation on theme: "IGBT APPLICATION NOTE IGBT Application Engineering"— Presentation transcript:

1 IGBT APPLICATION NOTE 2014. 03. 14 IGBT Application Engineering
Fairchild Korea Semiconductor

2 1. IGBT의 개요 IGBT(Insulated Gate Bipolar Transistor)란 MOS(Metal Oxide Silicon)와 Bipolar 기술의 결정체로 낮은 순방향손실(Low Saturation Voltage)과 빠른 Speed를 특징으로 Thyristor, Bipolar TR, MOSFET등으로는, 실현 불가능한 분야의 응용처를 대상으로 적용이 확대 되고 있고, 300V 이상의 Voltage 영역에서 널리 사용되고 있는 고효율, 고속의 전력System에 있어서 필수적으로 사용되는 차세대 전력반도체이다. 1970년대에 전력용 MOSFET이 개발된 이후 Switching Device는 고속의 Switching이 요구되는 범위에서는 MOSFET이 사용되어지고 있고 중,고전압에서 대량의 전류도통이 요구되는 범위에서는 Bipolar Transistor나 Thyristor, GTO등이 사용되어 왔다. 1980년대 초에 개발된 IGBT는 출력 특성면에서는 Bipolar Transistor 이상의 전류 능력을 지니고 있고 입력 특성면에서는 MOSFET과 같이 Gate 구동 특성을 갖기 때문에 약 100KHz정도의 고속의 Swicting이 가능하다. 따라서 IGBT는 MOSFET과 Bipolar TR, thyristor의 대체용 소자 뿐만 아니라 새로운 적용 System을 창출하고 있기 때문에 산업용은 물론 가정용 전자기기에 이르기까지 점차 사용 범위를 확대 해 나가고 있다. 2. 구조 일반적으로 IGBT는 한개의 소자 내부에 수 많은 단위 Cell의 병렬연결로 이루어져 있다. Cell의 종류는 Chip 표면을 보았을 때를 기준으로 사각형, 육각형등의 Cell 구조(Cellular Structure)와 직선구조(Linear Structure)로 나눌수 있는데 전자의 경우 전류 밀도는 우세한 특성을 나타내지만 후자의 경우 보다 Lactch-Up 특성이 매우 열세하므로 현재 Cell구조는 MOSFET에 주로 사용되고, IGBT에서는 직선구조나 이를 응용한 구조를 주로 사용하고 있다. IGBT의 기본 단위인 Cell의 단면구조와 등가 회로는 다음과 같다. n + b u f e r p s t a - c h o d m l P S G i ( g ) y x C A E q v 그림 1. IGBT의 (a)단면과 (b)등가 회로

3 IGBT는 고농도의 p+ 기판위에 고농도의 n+ Buffer층이 있고, 그 위에 저농도의 n-
Drift층이 쌓여 있는 Wafer를 원자재로 한다. Wafer의 상단에 p 극성의 Body가 있고, 내부에 고농도의 n 극성의 Source 영역이 얇게 존재한다. Body와 Body 사이의 Silicon 표면위에는 수백 Å에서 1500Å정도의 Silicon 산화막이 있고 그 위에 다결정 Silicon의 Gate 전극이 있다. Anode 전극은 p+ 기판 하단에 금속막의 증착으로 형성되며 Cathode 전극은 p Body와 n+ Source 영역에 걸쳐 금속막이 증착되어 형성된다. 3. IGBT의 동작 원리 Anode 전극에 Cathode 보다 높은 전압이 인가되고 Gate 전극에 소자의 문턱 전압 보다 높은 전압이 인가되면 전극 하단의 p Body 표면은 극성이 역전되어 n 형의 Channel이 형성된다. MOSEFT과는 달리 Channel이 형성되어도 Anode-Cathode간에 약 0.7V 정도의 전압이 인가되지 않으면 전류가 흐르지 않는다. Channel을 통해 Drift영역으로 주입된 전자 전류는 Bipolar Transistor의 Base전류 와 마찬가지로 p+ 기판으로 부터의 정공 전류의 주입을 유도하여 소수 Carrier의 High Level Injection이 일어나기 때문에 Drift영역의 전도도가 수십에서 수 백배 정도 향상되는 전도도 변조(Conductivity Modulation)가 발생한다. MOSFET과는 달리 전도도 변조로 인해 Drift영역에서의 저항 성분이 매우 작아지므로 고압에서의 응용이 가능하다. Cathode 전극으로 흐르는 전류는 Channel을 통해 흐르는 전자 전류(MOS 전류)와 p Body / n- Drift 접합을 통해 흐르는 정공 전류(Bipolar 전류)로 나누어진다. IGBT의 포화 전류는 게이트에 인가된 전압에 따라 변하며 IGBT 도통 전류의 On/Off는 Gate Bias에 의해 이루어진다. IGBT는 Wafer의 구조상 Cathode-Anode간에 pnp 구조이므로 MOSFET과는 달리 Diode가 내장되어 있지 않으므로 별도의 Diode를 역병렬로 연결해주어야 한다. 4. IGBT의 주요 특성 IGBT의 주요 특성은 내압, 포화 전압(Vce(sat)), Switching Speed 및 안정 동작 영역이며 이들 특성에 관계되는 소자 설계 및 공정 조건은 다음과 같다. 1) 내압(Blocking Voltage)과 누설 전류(Leakage Current) IGBT의 이상적인 내압은 기본적으로 Drift 영역의 두께와 불순물 농도에 의해 결정된다. 내압을 향상시키기 위해서는 두께를 증가시키고 불순물의 농도를 감소시켜야 하는데 이럴 경우 IGBT의 Vce(sat)이 증가하므로 조건의 적정화가 필요하다. Chip 가장자리에서의 전계 집중을 완화시켜 원자재에 의한 내압을 유지하기위해 Junction Termination 처리가 필수적인데 대부분의 IGBT의 경우 Field Limiting Ring(FLR)과 Metal Field Plate(FP)를 조합한 형태의 기법을 사용하고 있고, 실제 내압과 이상적인 원자재에 의한 내압 비율인 Ring효율을 80~90% 정도를 내고 있다.

4 IGBT의 누설 전류는 공핍된 Drift 영역에서 발생한 누설 전류 성분과 junction
termination 표면을 따라 흐르는 누설 전류 성분으로 나눌 수 있다. IGBT는 p+ 기판을 사용하고 Switching 속도의 개선을 위해 전자 조사를 하기 때문에 Drift 영역에서 발생한 누설 전류가 MOSFET에 비해 매우 크다. IGBT의 Off상태에서 Anode-Cathode간에 높은 전압이 걸리면 p Body와 n- Drift 접합을 기준으로 공핍층이 확장되어 거의 Drift 영역 전체가 공핍화된다. 공핍층 내부에서 열적으로 발생한 전자와 정공은 공핍층의 면적과 소수 Carrier의 수명에 따라 누설 전류 성분으로 나타나는데 내압과 정격전류가 증가할수록 이 성분은 증가한다. 특히 소수 Carrier의 수명이 짧아질 수록 누설전류가 증가하므로 고속의 IGBT일 수록 누설전류는 증가하는 경향을 보인다. 현재 상품화되고 있는 대부분의 IGBT는 소자의 Switching 특성 향상과 Vce(sat) 내압 적정화를 위해 고농도의 n+ Buffer를 사용한 비대칭형 IGBT(Asymetrical IGBT)이므로 순방향 전압 차폐 능력(Forward Voltage Blocking Capability)은 있으나 역방향 전압 차폐 능력(Reverse Voltage Blocking Capability)은 없다. 2) Vce(sat) IGBT는 Anode-Cathode간의 전압이 0.7V이상이 인가되어야 전류가 흐르기 시작한다. 즉, Cut-In전압이 있으므로 ON 저항으로 순방향 전류-전압 특성의 표현이 되지 않고 정격 전류에서의 전압 강하 성분으로 순방향 전류-전압 특성을 표현한다. IGBT의 전압 강하 성분은 크게 Channel, 축적층, JFET, Drift 영역,기판에서의 전압 강하로 나눌 수 있다. Channel에서의 전압 강하는 채널의 길이, Gate 산화막의 두께에 비례하고, Channel의 폭, 전자 이동도, Gate Bias에 반비례한다. Channel의 폭을 크게 하기 위해서는 기본 단위 Cell의 크기를 축소하여 집적도를 증가시키면 되지만 JFET 저항이 매우 증가 하므로 내압별 적정 기본 단위 Cell의 크기가 존재한다. IGBT는 Switching 속도의 향상을 위해 전자 조사에 의한 소수 Carrier 수명을 감소 시키는데 이에 의해 Vce(sat)이 증가하는 현상을 보인다. 즉, 같은 구조의 IGBT일 경우에도 소자의 제작 이후 진행되는 전자 조사의 조건에 따라 Switching 속도가 빠른 IGBT는 Vce(sat)이 크고 Switching 속도가 느린 IGBT는 Vce(sat)이 작다. 3) Switching Speed IGBT의 Switching 속도는 거의 Turn-on시의 파형에 의해 결정된다. 특히, IGBT는 MOSFET과 달리 소자가 도통시 Drift 영역에 충만된 정공의 재결합에 의해 tail 전류가 존재하므로 Drift 영역에 주입되는 정공의 양과 Off시의 재결합률 조절에 의해 Switching 속도가 좌우된다. 정공의 주입률의 조절은 p+ 기판과 n- Drift 영역사이에 있는 n+ Buffer층의 농도와 두께에 의해 결정된다. 농도와 두께가 증가할 수록 p+ 기판에서 주입되는 정공의 양은 감소한다. Off시에는 Drift 전 영역에 걸쳐 분포하는 정공이 기판쪽으로 이동하므로 n+ Buffer층의 농도와 두께가 클 수록 재결합 정도가 증가하게 되므로 소자의 Switching은 빨라진다. Drift 영역에서의 정공의 농도와 재결합률은 소자의 제작후 진행되는 전자 조사량으로 조절된다. 전자 조사에 의해 Silicon 격자의 결정 결함이 생기는데 열처리를 하여 회복시킨다. 전자조사의 양이 증가할수록 Switching 속도는 빨라지나, Vce(sat)이 증가하며 누설 전류가 증가한다.

5 a. Turn-On G-E 간에 충분한 ON 전압을 인가하면 입력단의 MOSFET이 On하게 되고 Collector 측의 P+층과 N-층이 순Bias 되어 P+층에서 N-층으로 정공이 주입되고 동일한 양만큼의 전자가 N-층에 모이게 되므로 N-층의 저항이 감소되어 IGBT는 On상태가 된다. 이 때에 Vce(sat)은 P+, N-접합에 의해 순방향 전압이 추가되나, N-층의 저항값이 전도도 변조에 의해 On 저항의 대부분을 N-층이 차지하는것 처럼되어 고내압(300V이상)에서는 MOSFET 보다 낮게 된다. b. Turn-Off G-E 간의 전압을 낮추게 되면 입력단의 MOSFET이 Off하게 되어 정공의 주입이 정지되고 주입된 정공도 수명이 다하여 감소된다. 잔류중인 정공은 P+층으로 흘러 나오는것이 종료되는 시점에서 Off 상태가 된다. 이때 흐르는 전류를 Tailing전류 라고 한다. Item Symbol 구동 방식 구동 소비전력 회로 구성 ON 저항 S/W Speed S/W Loss TR 전류 구동 크다 복잡 작다 느리다 IGBT 전압 구동 적다 간단 작다 보통 MOSFET 전압 구동 적다 간단 크다 빠르다 표1.각 소자별 특성 비교표

6 4) Latch-up 및 Short-Circuit Immunity
IGBT는 구조적으로 n+ Source, p- Body, n- Drift, p+ 기판으로 이루어지는 기생 pnpn Thyristor 구조가 존재한다. 기생 Thyristor가 일단 동작이 되면 IGBT는 더 이상 Gate에 의한 조절이 되지 않는 상태로 들어가 막대한 전류가 Anode-Cathode 간에 흘러 결국 소자가 타버리게 된다. 이러한 기생 Thyristor의 Turn-on을 Latch -up이라고 하는데 이의 Mechanism은 다음과 같다. IGBT가 동작하면 전자전류는 Channel을 따라 Cathode 전극으로 흐르고 정공전류는 p Body의 접합면을 넘어 Cathode 전극으로 흐른다. 그런데 전자 전류가 Channel을 따라 Gate 전극 하단의 Drift 영역으로 주입되어 이 영역의 전도도를 증가시키기 때문에 대부분의 정공 전류는 Channel 하단의 Body 영역에서 주입되어 n+ Source 하단을 거쳐 Cathode 전극으로 흐른다. 정공전류가 증가되어 Source 하단에서의 전압 강하가 n+ Source/p-Body 접합의 전위 장벽 보다 커지면 접합이 순방향 Bias 되어 n+ Source에서 p- Body로 전자가 주입되고 n+ Source, p- Body, n- Drift로 이루어지는 기생 npn Bipolar Transistor가 동작된다. 그림 2와같이 상단의 npn Trasistor의 전류이득 αnpn과 하단의 pnp Transistor의 전류이득 αpnp의 합이 1이 되면 pnpn Thyristor의 동작 조건이 되어 Latch-up이 발생한다. Latch-up은 도통시의 전류가 증가할때 나타나는 Static Latch-up과 Switching시에 나타나는 Dynamic Latch-up이있는데 일반적으로 Dynamic Latch-up이 Static Latch -up 보다 1/2 이상 낮은 전류에서 발생하여 IGBT의 안전동작 영역(Safe Operating Area)을 제한한다. 그림 2. 기생 npn Bipolar Trasistor를 고려한 IGBT의 단면 및 등가 회로 Short-Circuit은 소자가 연결된 부하가 Motor등의 유도성 부하일 경우 많이 발생하는 것으로써 Anode-Cathode간에 큰 전압이 걸려있는 상태에서 Gate Biase가 인가되어 IGBT에 대전압, 대전류가 동시에 인가되는 경우이다. IGBT의 Short-Circuit Immunity는 이 상태에서 소자가 파괴되지 않고 견디는 시간으로 평가되며 소자의 Ruggedness를 나타낸다. Short-Circuit Immunity를 개선하는 방안은 Latch-up 개선 방안과 같다.

7 Lach-up특성과 Short-Circuit 특성을 개선하기 위해서 IGBT의 개발 초기부터
많은 방법이 제안되었다. 이를 위한 대표적인 방법은 다음과 같다. a. p+ Body의 적용 Channel 영역을 형성하기 위한 p Body의 농도는 문턱 전압에 영향을 주므로 Body와 별도로 고농도의 p+ 영역을 Body의 중앙에 형성시키고 p+의 확산 영역이 Source의 하단 대부분을 포함하도록 한다. 이 방법은 대부분의 MOS Gate형 전력 소자에 적용되고 있다. Latch-up 특성을 개선하기 위해 농도를 지나치게 올릴 경우 Channel 영역에 확산되어 순방향 특성을 저하시키는 단점이 있다. b. Short n+ Source의 적용 Source의 길이를 짧게 형성하여 하단의 저항을 줄이는 방법이다. 대부분의 경우 공정상의 사진 식각 정밀도에 의해 결정된다. 사진 식각 공정의 한계를 넘기 위해서 Side Wall Spacer를 사용한 n+ Source의 확산, 자기 정렬을 이용한 Silicon Trench 식각 방법들이 사용되기도 한다. c. 방석 구조의 p+ Double Implantation 고농도의 p+ Body를 사용할 경우 p+ Body의 농도가 횡적으로 감소하면서 확산되기 때문에 n+ 하단의 저항을 낮추는데 한계가 있다. 따라서 n+ Source의 형성을 위한 이온 주입후에 고 Energe의 p+ 이온 주입을 하고 열처리 하므로써 n+ Source 하단 전체에 고농도 p+영역을 형성하는 방법이다. d. 정공 전류의 감소 Body를 지나는 정공 전류를 감소시킴으로써 n+ Source 하단에서의 전압 강하를 감소시킬 수 있다. 고농도의 n+ Buffer, p Body간 간격의 감소, 전자 조사에 의한 전류 이득을 감소시키는 방법등이 있다. e. layout 소자 표면에서 보이는 n+ Source의 형태를 변화시켜서 Latch-up 특성 및 Short -Circuit 특성을 개선할 수 있다. 일반적으로 Cellular 구조 보다는 Linear 구조의 Cell 형태가 순방향 전류 도통 특성면에서는 불리하지만 Latch-up 특성면에서 유리한 것으로 알려져 있으며 이의 단점을 보완하기 위해 MSS 구조 등이 개발되어있다. 또한, 최근에는 n+ Source의 길이 및 농도를 변화시켜 Source 내부에서의 전압 강하를 일으키는 Ballast 구조등이 적용되고 있다. f. 기타의 방법 정공 전류를 n+ 하단을 통하지 않고 직접 Cathode 전극으로 흘러 나가게 하는 Diverter 구조등이 연구, 적용되고 있으며, 일부에서는 Sense IGBT Cell과 Protection 소자를 내장하여 일정 이상의 전류가 흐를 경우 자동적으로 Gate 전압을 감소시켜 전류를 제한하는 기법등이 적용되기도 한다.

8 5) 온도 특성 IGBT의 입력 특성은 MOSFET, 출력 특성은 Bipolar Transistor와 유사하기 때문에 온도 특성이 이들 소자와는 다른 특성을 갖는다. 온도가 증가하면 p+/n 접합의 Energe 장벽이 낮아짐에 따라 Cut-in 전압이 감소하고, 문턱 전압은 MOSFET의 경우와 같이 낮아지며. Channel의 저항이 증가함에 따라 n- Epi층으로 주입되는 전자 전류(MOS 전류)의 양은 감소한다. 하지만 전자 전류에 대한 정공 전류(Bipolar 전류)의 비인 전류 이득은 증가한다. 따라서 저속, 낮은 Vce(sat) IGBT의 경우에는 Bipolar와 비슷한 온도 계수를 갖고 고속, 높은 Vce(sat) IGBT의 경우에는 MOSFET과 유사한 온도 계수를 갖는다. 따라서 병렬 운전을 해야하는 응용에서는 신중한 고려가 필요하다.

9 5. IGBT의 용어설명 PC (max) Tj(max) - TC 1) 최대정격(Absolute Maximum Rating)
Symbol Descriptions BVCES BVGES ICmax ICpeak PCmax FBSOA SCSOA C - E 간에 가할수 있는 전압의 최대치.(Gate -Emitter 는 Short) G-E 간에 가할 수 있는 전압의 최대치. Collector에 흘릴 수 있는 직류전류의 최대값으로 방열조건이 표기(ex : TC = 25℃) Collector에 흘릴수 있는 Peak Current의 최대값. 전류 Pulse 폭(ex : 10㎲)과 Duty-Cycle (ex : 1% 이하) , 방열조건등이 표기 허용 Collector 손실이라고 하며, 소비전력의 최대값. 통상적으로 Case 온도 TC (ex : 25℃), 열저항 Rθjc는 Rθjc = 로 되고 이 값은 상한값을 제시하는 것이 보통이다. Forward Bias Safe Operating Area C-E 간 전압(VCE)와 Collector Current의 Graph에 Pulse 응답 최대동작범위이며 고내압 부분은 열손실과 전류의 과도집중으로 특성이 열화가 되는데, 이는 2차 항복 현상이라는 Break-down Mode가 되기 때문이다. Short Circuit Safe Operating Area Motor 구동 용도에서는 인위적인 실수로 부하가 단락되면 이상 과전류가 흘러 소자가 파괴되므로 전류감지및 Control단으로의 Feed-back이 필요하게 된다. 이를 위하여 IGBT는 Short 상태에서도 3 ~ 5㎲ 정도는 견뎌야할 필요가 있다. ex : C-E 간에 300 ~ 500V가 가해져 있을때 부하가 단락되면, 정격전류의 8 ~ 12배가 되는 큰 전류가 흘러서 20 ~ 30㎲정도에서 파괴되어 버린다. 따라서 보호 회로는 Feedback 지연시간을 고려하여 10㎲ 이내로 설계한다. Tj(max) - TC PC (max) 2) 열 저항 특성(Thermal Resistance) Symbol Descriptions RθJ-C(I) RθJ-C(F) RθC-S IGBT 의 Junction 에서 Case까지의 열저항 FRD의 Junction 에서 Case까지의 열저항 IGBT Module의 Case에서 방열판 까지의 열저항

10 3) 전기적 특성 Symbol Descriptions BVCES VGE(th) ICES IGES VCE(sat) Qg Cies
Coes Cres Td Tr Ton Tf Toff Collector - Emitter Breakdown Voltage(Gate -Emitter 는 Short) Gate를 Emitter에 Short시키고 Collector에 규정치의 전류(ex : IC=10mA)를 흘릴때 C-E 간의 항복전압이며, 일반적으로 최소값 (ex : 600V )을 규정한다. Gate Threshold Voltage 규정된 C-E간 전압에서 규정된 IC(ex : 1㎃)가 흐르는 Gate - Emitter 간의 전압 최소값과 최대값을 표기 Collector Cutoff Current Gate를 Emitter에 Short 한 상태에서 Collector에 규정전압을 가한 경우 Collector 전류의 최대값 Gate - Emitter Leakage Current Collector를 Emitter에 Short 한 상태에서 Gate - Emitter 간에 규정된 전압을 가한경우 Gate 전류의 최대값 Collector - Emitter Saturation Voltage 규정된 Collector 전류를 흘릴때 규정의 Gate - Emitter 간 전압을 가했을때 Collector - Emitter 간의 포화 전압 Total Gate Charge IGBT가 완전한 ON을 할때까지 필요한 Gate 전하량으로 구동전력이 어느정도 필요한가를 판단할 수 있다. Input Capacitance Output Capacitance Reverse Capacitance Turn on Delay Time Gate에 Pulse가 인가된후 출력전류 파형이 최대값의 10% 크기에 도달시까지의 시간 Turn on Rise Time 출력전류 파형의 10% 에서 90% 까지 도달할 때의 시간 Turn on Time Gate에 Pulse가 인가된후 출력전류 파형이 최대값의 90% 크기에 도달시까지의 시간 Turn off Falling Time Turn off Time Gate에 Pulse가 제거된후 출력전류 파형이 최대값의 10% 크기에 도달시까지의 시간

11 IGBT는 Gate가 MOS구조로 이루어져 있으나 출력단 Bipolar Tr의 영향에 의하여
4) 전기적 특성 용어 해설 IGBT는 Gate가 MOS구조로 이루어져 있으나 출력단 Bipolar Tr의 영향에 의하여 Turn off시에는 축적된전하의 재결합에의한 테일링전류가 존재하므로 MOSFET과는 다소 차이가있다. 즉, Turn-on시에는 Gate Drive Impedance에 좌우되어 Capacitor를 충전시키기 위한 시간이 필요하게되며 이기간을 Turn-on Time이라한다. 또한 Turn-off시에는 Turn-on시와 마찬가지로 Capacitor를 방전시키기위한 시간과 출력단을 형성하고 있는 Bipolar-TR의 영향으로 Base에 주입된 Carrier의 재결합 시간 만큼의 Tailing Current가 존재하게 된다. 따라서 Gate에 직렬로 접속되는 저항(Rg)을 이용하여 원하는 Switching Time을 얻을 수 있으나 출력 TR의 고유 특성인 Tailing Current는 외부에서의 조절은 불가능하다. Switching Speed에 관련되는 IGBT의 SPEC상 항목으로는 Capacitance가 있다. 이는 Input Capacitance, Output Capacitance, Reverse Transfer Capacitance의 세 항목으로 각각의 항목은 Gate, Collector, Emitter간의 기생성분들의 조합으로 이루어진다. 그러나 실제 동작 상태에서 Capacitance만으로는 소자의 동작을 추정하기는 어려우며 보다 Design상 유용한 Data로는 Gate Charge(Qg)를 이용할 수가 있다. Gate Charge는 실제 동작 상태와 유사한 동작 Mode에서 IGBT의 Switching Speed를 설정 가능하도록 제시되며 또한 이 Data를 이용하여 Drive 회로를 설계할 수가 있다(Gate저항, Driver Power.) 아래 그림은 Data Sheet에 제시된 Switching Time의 Test Circuit및 파형이다. Load로는 무유도성 저항을 사용하며 Gate Drive는 ±15V Signal을 인가한다. 그러나 Designer에게 보다 유용한 Switching Test 방법으로는 실제 응용회로와 같은 Half-Bridge Mode의 측정법으로 다음 장에서 다시 다루어진다. Vcc 90% VGE 10% R-Load VCE Rg 90% 90% Td Toff Vge=±15V 10% 10% IC Tr Tf Ton Tail Current 그림3. 저항부하 Switching Test Circuit 및 파형

12 아래의 그림은 IGBT의 기생 Capacitance및 Data Sheet에 제시되는 값을 나타낸다.
Capacitance는 통상 일정 조건하에서 측정되며 그 값은 Collector-Emitter사이에 인가되는 Biase전압에 반비례하여 감소되나 Vce>20V에서는 크게 변하지 않고 일정 값을 유지하게 된다. Collector 5000 Ta=25℃ Vge=0V Cgc f=1MHz 4000 Gate Cce 3000 Cies CAPACITANCE [pF] Cge 2000 Coes Emitter 1000 Cres Cies = Cge + Cgc, Cce 단락상태 Cres = Cgc Coes = Cce + Cgc 10 20 30 40 50 COLLECTOR-EMITTER VOLTAGE Vce[V] Capacitance vs. Forward Voltage(Vce) 그림4. IGBT 등가 Model 그림5. Capacitance 특성 앞에서도 설명한 바와 같이 Switching동작은 Reverse Transfer Capacitance의 영향 으로 위의 Data를 이용하여 추정하기가 어려우므로 Gate Charge(Qg)를 이용하는 것이 더 편리하다. Gate Charge(이하 Qg) 측정은 사용 조건과 유사한 Vce = 0.8*BVces, 정격 전류를 인가하므로 훨씬 실제 조건에 가까운 값으로 IGBT의 동작을 판단할 수가 있는 것이다. 또한 이 Data를 이용하여 Gate Drive회로를 설계할 수가 있다. (예) Qg=400nC (15V Drive) , 20KHz Switching Application 예를 들어 Switching Time을 200nS로 설정시 Gate Current = 400nC/200nS = 2A, 즉 Gate Current를 2A가 되도록 Gate저항을 설정하면 되는것이다. 또한 Gate Drive 회로의 전력은 Pdrive = Qg * Vgs * f (Watt) 즉, Pdrive = 400nC * 15V * 20KHz = 0.12Watt가 된다. 구동회로의 순간공급전류는 2A의 큰전류가 필요하나 이는 ON상태에서 차지하는 기간이 순간에 불과하므로 전체 소비 전력은 매우적다. 따라서 IGBT Driver의 설계는 소비전력은 크게 염두에 두지 않아도 되나 충분한 순간 전류 공급 능력을 가지도록 여유를 두고 해야한다.

13 옆의 그림은 IGBT Drive시의 Gate
파형과 Gate Current를 나타내었다. 파형에서 관측할 수 있는 바와 같이 Gate Current는 순간적으로 2A에 가까운 전류가 흐르나 전체 ON 구간에 비해서 극히 적은 구간을 차지한다. 그림6. Gate전압, 전류 파형 Same D.U.T Vge Vcc D.U.T 5mA 그림7. Gate Charge 측정회로 그림8. Gate Charge 측정파형 위의 그림은 Qg를 측정하는 회로및 그 파형을 나타낸것이다. Gate 구동을 위한 신호원으로는 Current Source가 사용되며 Scope상에서 시간축은 곧 Gate Charge량으로 바로 환산할 수 있는 것이다.(Q = i(A) * t(sec) ) Gate 측정 파형은 일반 R * C Time Constant에 의한 파형과는 다른 모양을 띠고 있다. 이는 Gate 입력 Capacitance가 각구간별로 조금씩 변하는 것으로 IGBT동작상 나타나는 Reverse Transfer Capacitance의 miller Capacitance로의 천이 , Output Capacitance등과의 조합등으로 그 원인을 설명할수가 있다.

14 6. Application 1) Half-Bridge Test Set-up
대부분의 IGBT Maker들은 Data Sheet를 통하여 제품의 주요 특성을 제시하고 이를 Set Design에 이용하도록 하고 있다. 그러나 Switching Speed Data는 실제 사용처에 응용하기에는 조금 개념을 달리하고 있다. 그 이유로는 일반적인 IGBT의 적용처는 거의가 부하를 유도성 즉 인덕터를 사용하며 회로 구성으로는 Bridge Type (Half- Bridge,Full-Bridge등)을 주로 사용하기 때문이다. 아래에서 설명되는 Test방법은 실제 응용회로와 같은 구조로 Switching Time을 비롯 하여 Diode Reverse Recovery,Turn-On Energy,Turn-Off Energy등을 하나의 파형으로 측정이 가능하며 (파형연산 가능 Digital Osilloscope이용)이 Data들은 실제 응용상 그대로 적용가능하다. + Same D.U.T. LOAD G-E Short + Rg D.U.T. + 15V - 15V - 그림9. Half Bridge Test Circuit 그림10. 측정 파형 상기 회로에서 처음 아래 IGBT(D.U.T)가 On-Off된후 Inductor에 축적된 Energy가 윗쪽의 IGBT와 병렬로 연결된 Diode를 통하여 흐르고 다시 아래 IGBT가 ON하여 Diode의 재결합동작과 연계된 Turn-ON 동작과 Inductor에 의한 Turn-off동작등을 종합적으로 분석 가능하며 이결과를 이용하여 적정한 Drive조건을 설정할수 있는 것이다. 파형에서 관측가능한 바와 같이 Device Turn-on Surge Current는 Device 자체의 Diode 특성과 Gate에 직렬접속되는 Drive저항에 의해 그 크기가 결정되며, Turn-Off시 Collector Surge 전압은 배선상에 존재하는 기생Inductance가 영향을 끼치게 되는 것이다. 따라서 Switching시에 발생되는 Loss와 동시에 Collector에 발생되는 Surge전압을 억제하기 위하여는 Drive조건에 대하여 많은 연구가 이루어 져야 한다.

15 Vce Ic Power Loss = Normal Loss + Switching Loss
▶ Switching Loss = Turn On Loss + Turn Off Loss ▶ Normal Loss = On Loss + Off Loss Vce Ic Vce(sat) Leakage Current Off Time Turn On Time On Time Turn Off Time Off Time On Loss Off Loss Off Loss Turn On Loss Turn Off Loss

16 a. Gate Off전압별 Switching 손실 비교
일반적으로 IGBT Drive시에는 (-)전압이 꼭 필요한것으로 알려져 있다. 그 이유로는 Switching손실의 증가와 Noise에 의한 오동작을 방지하기 위함으로 그 값이 일정하게 정해진것은 없으나 (-5V ~ -15V), Gate (-)전압 크기에 따른 Switching손실을 비교 함으로서 개략적인 값을 알 수 있다. Gate (-)전압 Turn-Off Energy -15V V V 1.3mJ mJ mJ 표2. Gate Off전압별 Turn-Off Energy 비교(SM6G50US60) 그림11.측정파형(조건:Vge = +15 ~ -15V) 그림11.측정파형(조건:Vge = +15 ~ -15V) 상기 Data에서 알 수 있듯시 Gate Off 전압에 따른 Turn-Off Energy의 차이는 크지 않으며 일정 전압(-10V 이상)에서는 포화상태가 되므로 Noise에의한 오동작을 고려하여 -10V ~ -15V정도를 추천값으로 한다. 그림13.측정파형(조건:Vge = +15 ~ -5V)

17 b. Gate Drive 저항별 Switching Energy 비교
Gate Drive저항은 각제조회사에서 추천값으로 Data Sheet에 명시되어있다. 앞에 기술한바와 같이 Gate저항값이 적을 수록 Turn-Off Energy는 감소하나 이는 Bridge 구조, Inductive부하에서 Turn-On시에 Free Wheeling Diode 의 trr(Reverse Recovery Time)과 연계된 동작시 한계가 존재하므로 최소값은 제한을 받게 된다. (High Peak Turn-On Current, Noise발생등). 아래의 Data는 Gate 저항별 Switching Energy Loss를 나타낸다. 아래 표와 파형에서 알 수있듯이 Gate 저항이 작으면 Turn-On시 Peak Current Level 이 높아지고 Turn-Off Speed가 빨라 지므로 배선상 존재하는 Stray Inductance에 의해 Collector에 높은 전압이 발생하는것을 알 수있다. Gate Resistance(Ω) Turn-On Loss(mJ) Turn-Off Loss(mJ) 표3. Gate Drive 저항별 Switching Energy 비교(SM6G50E60) 조건 : Vce = 100V/Div, Ic = 10A/Div, Swittching Energe = 1mJ/Div 그림14. Rg = 12Ω측정파형, Eon 그림15. Rg = 12Ω측정파형, Eoff

18 조건 : Vce = 100V/Div, Ic = 10A/Div, Swittching Energe = 1mJ/Div
그림16. Rg = 30Ω측정파형, Eon 그림17. Rg = 30Ω측정파형, Eoff 조건 : Vce = 100V/Div, Ic = 10A/Div, Swittching Energe = 1mJ/Div 그림18. Rg = 100Ω측정파형, Eon 그림19. Rg = 100Ω측정파형, Eoff

19 ＋ － Q1 LOAD Q2 2) Gate Driver Design
IGBT의 정특성과 Switching특성은 Gate의 전압과 저항에 따라 많은 변화가 있다. 따라서 Data Sheet와 Application Note를 보고 최적의 Gate Driver 회로로 설계 하여야 한다. * Gate On 전압에 의존하는 특성 => Vce(sat), Trun on Loss, SCSOA, 역회복 전압 (FRD) 및 dv/dt * Gate Off 전압에 의존하는 특성 => Turn off Loss, Turn off Surge 전압 및 dv/dt, Noise 내량 * Gate 저항에 의존하는 특성 => Switching Time (Turn on / Turn off), SCSOA, SWSOA a. Gate 전압의 결정 Gate On 전압이 낮은 경우 : Vce(sat)이 증가하여 Turn On시 Power Loss가 증가함. Gate On 전압이 높은 경우 : SCSOA시에 Short Current가 증가하여 보호가 어려움점 등이 있기 때문에 Gate 전압의 결정이 중요하다. Gate On 전압의 결정은 Curve Tracer로 IGBT의 정특성 곡선을 참조하여 결정하는 것이 좋다. Gate Off 전압은 주로 3가지의 목적을 가지고 사용한다. - Off시의 dv/dt 전류를 억제하는 것 - Noise 에 대한 내량을 높이는데 있다. - Turn-off Loss를 줄이는데 있음. ＋ Q2가 On시에 Q1의 C-E간에 dv/dt가 인가되어 Gate 배선 및 기생 CAP.성분에 의해 발생 Q1 + Q1 G _ LOAD Q1 Off시에 발생 하는 Surge 전압 + Q2 Q2 G _ － 그림20. dv/dt에 따른 Gate Surge 전압발생

20 Gate 저항은 IGBT 의 Drive 회로설계에 있어서 매우 중요하다.
b. Gate 저항 결정 Gate 저항은 IGBT 의 Drive 회로설계에 있어서 매우 중요하다. Rg는 Switching Time 과 Switching Loss에 크게 영향을 미친다. Rg가 적을 수록 Switching Time과 Switching Loss가 적게 되지만, dv/dt가 높게 되어 서어지 전압이 커지게 되어 Device의 내압을 초과하게 될수도 있다. 따라서 Switching손실과 Surge 전압을 고려하여 최적의 Rg값을 선정이 필요하다. Rg의 선정은 일반적으로 표준치를 추천하지만 대략적으로 아래와 같은 방법으로 Qg와 Vge 특성의 관계 그래프에 의해서 대략적으로 계산할수 있다. * Turn On 저항 Rg(On) = * Turn Off 저항 Rg(Off) = 의 방법으로 계산할 수있다. ⊙ Gate Drive 회로정수 결정시 고려사항 . Gate 전압결정 : VCE(sat)포화전압, SCSOA . Gate 저항 결정 : Switching 특성/손실 , Surge전압, SCSOA, SWSOA . Drive 전류 : Gate 저항의 전류용량 . Drive 전력 : Drive 전원용량 Vge * Ton Qg Vge * Toff Qg +15 + + LOAD -15 점선부분의 배선 Impedance를 최대한 적게 설계한다. -15 - 그림21. 회로배선의 예 c. Gate Drive 회로 배선 Gate-Emitter간에 발생하는 Surge 전압의 억제와 외부의 유도 Noise를 억제하기 위해서는 Drive 회로의 Impedance를 가능한 낮게 설계하는것이 중요하다. Gate-Emitter 간의 배선을 Twist Pair선, Shield선을 사용하면 보다 효과적이다.

21 ＋ － d. Bridge 회로에서의 IGBT Drive I/O Insulation LOAD 그림22. 회로배선의 예
Gate Driver LOAD Gate Driver － 그림22. 회로배선의 예 Off 시에 Noise에 의한 오동작 방지를 위해 역 Bias를 인가한다. Bridge 회로의 IGBT구동회로의 절연은 주 회로의 동작속도 범위에서 회로의 오 동작이 발생하지 않도록 고려한다. - 1차측 제어회로와 2차측 Power 회로의 부유용량과 상호 Inductance에 의한 Cross Torque가 되도록 작게 배선설계를 한다. 감소가 불가능한 경우에는 Shield를 하고 모두 GND와 결합을 시킨다. - Photo-Coupler 절연방식일 경우 사용하는 Photo-Coupler의 입.출력간 결합 용량이 작은 것을 사용한다. (dV/dt는 15KV 이상) 유도 Noise처럼 제어전원 전압의 변동을 방지하기 위해 제어IC에 가능한 가까운 곳에 Coupling Capacitor를 삽입한다. - Inverter 회로의 Arm 단락방지를 위해 구동신호의 Sequence에 Dead time (약 5㎲ 정도)을 만든다. - Over Current Proction 기능은 통상 동작의 Recovery Current에 반응되지 않게 5㎲ 정도의 지연회로를 만든다. - 대전류 (100A 이상) 에서는 Common측의 구동 Emitter Wire 환원전류에 의한 Device 파괴 방지를 위해 Common측도 각 소자등에 절연되는 구동 전압을 사용한다.

22 Open Collector 인 TTL Logic으로 직접구동이 가능하지만 Logic IC의 Drive
e. TTL에 의한 Gate Drive 회로 Open Collector 인 TTL Logic으로 직접구동이 가능하지만 Logic IC의 Drive Current 능력이 적기 때문에 충분한 Gate Drive가 안되어 Switching Speed가 느린 결점이 있다. On Time Speed-Up Circuit 15V Vcc 5V LOAD Logic Off Time Speed-Up Circuit + 그림23. 회로배선의 예 TTL Logic IC 구동 전압이 5V로 제한되기 때문에 Logic IC 내부의 전압 강하분 0.5 ~ 1V 정도를 감안한다면 IGBT의 Gate Vth 전압정도로 되기 때문에 On 상태의 손실이 증가하는 결점이 있다. 이를 보상하기 위해서 다음과 같이 Full-up 저항과 Off Time 보상회로를 추가하면 어느 정도의 효과를 기대할 수있다. 4000 Series의 CMOS 제품은 15V 전원을 Direct로 구동이 가능은 하지만 Output Drive Current능력이 작기 때문에 Output단에 Buffer를 추가로 사용하여 Driving 하여야한다.

23 f. Pulse Trans에 의한 Drive 회로
Vcc Off Time Speed-Up Circuit LOAD 그림24. 회로 배선의 예 Pulse Trans 1차측에 전달된 Drive 신호를 가지고 2차측에 절연된 Gate Drive가 가능하고 다음에 설명할 Photo-Coupler에 의한 방식에 필요한 절연된 2차 Drive 전압이 생략되는 장점을 가지고 있지만, Off 전압의 조절이 어려운 단점이 있다. g. Photo-Coupler에 의한 Drive 회로 +15 Photo- Coupler + LOAD +15 RTN 배선 길이는 최대한 짧게 패턴의 면적도 적게한다. +15 RTN + 그림25. 회로배선의 예 현재 가장 많이 사용되고 있는 방식으로 Photo-Coupler에 의해 Control 회로와 IGBT Drive 회로는 완전히 절연되어 있다. Photo-Coupler에 요구되는 사항으로는 전달속도 및 동위상 신호제거비가 중요하다.

24 Photo-Coupler는 응답 속도가 빠르고 높은 동위상 제거 능력을 갖춘 제품을
사용하며 인가되는 전원은 전원 평활용 전해Capacitor에 병렬로 고주파 특성이 좋은 Film Capacitor를 사용한다. ※ Driver PCB설계시 주의점 1. Photo-Coupler의 1차 및 2차측은 완전히 분리하여 상호 간섭이 없도록한다. 2. Drive회로의 출력에서 IGBT Gate까지는 최대한 짧게 하고, Twist Pair선이나 Shield 선을 사용한다. 3. 가능하면 배선이 줄이는 것이 좋으며, PCB 기판상에 집적해서 사용하는 것과 폐회로의 면적을 줄이는 것도 좋은 방법이다.

25 3) IGBT 보호회로 a. Snubber회로의 필요성 IGBT는 High Speed Switching Device이기 때문에 On/Off시에 Collector 전류의 di/dt (Tr,Tf)는 수십 ~ 수백 ㎱정도로 빠른 속도로 변화하고, 배선에 기생 Inductance 성분이 존재하기 때문에 surge 전압이 발생한다. 이때 발생하는 Surge 전압은 ΔVce = Ls * 로 발생한다. Device 내압은 결정이 되어 있기 때문에 Surge 전압으로 인한 파손 방지하기 위해서는 기생 Inductance성분과 Ic의 di/dt (Tr,Tf)을 줄이지 않으면 안된다. di dt 그림26. Switching시 Surge 전압 발생되는 Surge 전압의 크기는 Gate Drive 저항에 의해 조절이 가능하지만 di/dt를 너무 낮게하면 Switching 손실이 증가하게 되는 부작용도 생긴다. 아래 방법과 같이 하면 Main PCB의 기생 Inductance를 어느 정도까지는 감소시킬 수 있다. 전원으로 부터 IGBT를 가능한 가깝게 배치를 하여 배선의 길이를 최소화 시키고 폐면적을 최소화시키며, IGBT에 고주파용 Capacitor를 추가로 부착한다.

26 ＋ － 폐면적을 최소화하여 Loop Inductance를 줄인다. (Twist Pair선, 평면동판) 그림27. 회로배선의 예
Ls + LOAD Ls 폐면적을 최소화하여 Loop Inductance를 줄인다. (Twist Pair선, 평면동판) + Gate Driver Ls Ls － 그림27. 회로배선의 예

27 b. Snubber 회로의 종류와 특성 RC Snubber RCD 충전형 Snubber RCD 방전형 Snubber 회로 구성
Ic Vcc Vce Ic Vcc Vce Ic Vcc Vce Turn-Off 전압 vs 전류 궤적 배선 Inductance와 Snubber의 용량이 공진발생이 쉬우며 CAP.값의 결정이 어려움. 일반적인 회로이며, 손실이크기 때문에 고주파 Switching용 으로는 부적합. 주로 대용량에 사용. 구성이 복잡한 회로이며 손실이 아주 적다. 주로 고주파Swiching에 사용. 특징 그림28. Snubber회로의 종류

28 4).IGBT의 주요 Fail원인 IGBT와 같은 High Power Switching 소자의 구동시 중요한 것은 Over Current와 Short Circuit Current로 부터 어떻게 보호를 할것인가를 고려해야 한다. Short Circuit Current가 흐르는 원인은 아래와 같은 몇가지의 원인이 있다. Mode Fail Mode Circuit Fail 원인 ARM Short (1) 각 IGBT에 있는 FWD ARM Short (2) Gate Drive 회로의 제어신호가 부적합하게 된후의 동작 출력 Short 출력단자 U, V, W의 Short 지락 지락사고 그림29. 주요 Fail Mode

29 그림30. Vce(sat)차이에 의한 전류의 Unbalance
5) IGBT의 병렬접속 대용량의 Power Control System에서는 Switching 소자 하나로서는 전류용량이 부족하기 때문에 Power 소자를 병렬로 접속하여 전류 Drive 능력을 높여서 사용하기도 한다. 이 경우에는 Switching 소자 선별과 배선관계에 특히 신경을 써야한다. a. Vce(sat) Vce(sat)의 차이에 의해 On 상태에서의 전류의 Unbalance가 발생 Vcc LOAD Ic(total) Ic(Q1) Ic(Q2) Gate Driver 그림30. Vce(sat)차이에 의한 전류의 Unbalance

30 그림31. 온도 차이에 의한 전류의 Unbalance
b. Device 온도특성 IGBT는 온도의존성이 MOSFET에 비해 큰 제품이므로 병렬로 접속한 소자간에 온도 차이가 크게 되면 Vce(sat)의 차이가 생기므로 On 상태에서의 전류의 Unbalance가 발생한다. 소자의 On/Off 시의 Switching 특성도 온도변화에 의해 영향을 받으므로 Switching Time차에 의한 과도한 전류의 Unbalance가 발생. Gate Driver Ic(Q1) Ic(Q2) Ic(total) Vcc 그림31. 온도 차이에 의한 전류의 Unbalance ※ Device온도특성에 의한 전류의 Unbalance가 발생을 방지하기 위해서는 Vce(sat)의 편차가 없는 제품을 선정하여 사용하고, Device의 과열방지를 위한 Fan을 사용 할 때도 풍향의 방향이 병렬로 접속된 소자에 똑같이 도달되도록 하여 온도차이가 나지 않도록 한다. IGBT Module FAN IGBT Module FAN 그림32. 방열 조건의 예

31 그림33. 회로배선의 차이에 의한 전류 Unbalance
c. Gate Drive 회로배선 Drive 회로에서 병렬로 접속된 IGBT Gate까지의 배선 길이와 출력 Impedance가 다르면 Drive 속도의 차이가 생기고 On 될때의 전류 Unbalance가 발생된다. 따라서 Gate Drive 배선은 가급적이면 짧게하고 Impedance 차이를 없애야 하며, 유도 Noise에 영향을 받지 않도록 Main 배선과 Gate Drive 배선은 평행하지 않도록 하며 가급적이면 멀리 띄워서 배선을 하며, 교차하게 될때에는 직교하도록 배선한다. Vcc Ic(total) Ic(Q1) Ic(Q2) Gate Driver 그림33. 회로배선의 차이에 의한 전류 Unbalance

32 6) Application Circuits
Welding Machine Welding Output + 3φ To Gate Starter PWM Uninterruptible Power Supply Voutput AC-DC Converter AC Output Battery Pack Control Circuit To IGBT Output

33 AC Drive (General Purpose)
Brake Part 1*IGBT Inverter Part IGBT Module Voutput AC M A-D Control & Driver AC Servo Driver Brake Part 1*IGBT Inverter Part IGBT Module Voutput AC M Encorder Control & Driver

34 Micro Wave Oven(ZVS Type)
AC Control Circuit Induction Heater(ZVS Type) AC Current Feed-back IH Control Drive Circuit

35 Power Factor Correction
Vout Regulated DC Output T AC To Load Controller V,I P.F > 0.99 DC CHOPPER AC M CONTROLLER

36 S G P 10 N 60 R UF D 7. Ordering Information Built in FRD
1) Discrete S G P 10 N 60 R UF D Built in FRD UF : Ultra Fast S/W R : Short Circuit Rated Voltage Rating(X 10) N : N-Channel Current Rating Package Type P: TO-220 R: D-PAK S: TO-220F U: I-PAK H: TO-3P W: D2-PAK F: TO-3PF I: I2-PAK L: TO-264 Device Type G:IGBT Semiconductor

37 US : Ultra Fast & SC Rated
2) Module SM ㅁ 6 G 30 US 60 Voltage Rating(X 10) Die characteristics US : Ultra Fast & SC Rated Current Rating G: IGBT Circuit Type 1 : Single 2 : Half Bridge 6 : 3Phase Bridge 7 : Complex Module Type Blank : Standard Type E : Econo Type C : Complex Type Semiconductor

38 Fairchild IGBT For Design Point
■ Improvement of Trade-off ☞ Optimization of Cell Structure For Fast Switching, Low On Loss 0.3 FKS 2nd. Gen. Falling Time(uS) 0.2 ☞ Optimization of Chip Process Not To Latch For Operation Within The Data Sheet Limit. FKS 3rd. Gen. 0.1 FKS 4th.Gen. SDB ☞ Introduce New Trade-off IGBT by SDB Technology 1 2 3 Saturation Voltage(V) ■ Switching Performance (20A/600V, SGP40N60UF) Ic(5A/Div) Ic(5A/Div) Vce(100V/Div) Vce(100V/Div) 0.1(mJ/Div) 0.1(mJ/Div) Eon = 0.16mJ ( Tc=25℃ ) Eoff = 0.22mJ ( Tc=25℃ ) @ TEST CONDITIONS: Vce=300V , Ic=20A , Vge= +/- 15V, Rg=10Ω

39 ■ Switching Performance (10A/1200V, SDB Process IGBT)
- Extremely Low Vce(sat); 2.4V at Rated Current - Relatively Insensitive Switching Loss to the Temperature Vce(100V/Div) Vce(100V/Div) Ic(2A/Div) Ic(2A/Div) 0.1(mJ/Div) 0.2(mJ/Div) Eoff = 0.26mJ ( Tc=25℃ ) Eoff = 0.42mJ ( Tc=100℃ ) @ TEST CONDITIONS: Vce=600V , Ic=10A , Vge= +/- 15V, Rg=20Ω ■ Product List 600V Series C l a s s C u r r e n t V c e ( s ) t f D e v i c e s S t a t u s H i g h P e r f o m a n c e 2 ~ 8 A 2 . V ( t y p ) 5 ~ 1 1 n S 1 2 N o w D i s c r e t e 5 ~ 3 A 2 . 1 V ( t y p ) 7 ~ 1 4 n S 1 N o w S h o r t C i r c u i t R a t e d M o d u l e 1 ~ 4 A 2 . 2 V ( t y p ) 8 ~ 1 4 n S 1 6 N o w 1200V Series C l a s s C u r r e n t V c e ( s ) t f D e v i c e s S t a t u s D i s c r e t e 5 ~ 2 5 A 2 . 2 V ( t y p ) 12 n S ( t y p ) 1 9 9 . 2 Q Short Circuit Rated M o d u l e 5~ 2 A 2 . 2 V ( t y p ) 12 n S ( t y p ) 1 3 9 9 . 3 Q Special Series A p p l i c a t i o n C u r r e n t V c e ( s ) t f D e v i c e s S t a t u s 4 5 V C a m e r a S t r o b e 1 3 ~ 1 7 A 5 . V ( t y p ) 2 . u S ( t y p ) 3 N o w 9 V 6 A 2 . 1 V ( t y p ) 2 5 n S ( t y p ) 2 N o w I n d u c t i o n H e a t e r 1 5 V 4 A 3 . 7 V ( t y p ) 1 8 n S ( t y p ) 2 N o w

40 + SDB(Silicon-Direct-Bonding) IGBT Flow Chart SDB WAFER PROCESS
Emitter Gate P Implant N Implant p base N- Substrate P+ N+ Buffer + P+ Substrate N- Substrate N+ n-Layer P+ Substrate n+ buffer p+ collector Advantages : 1. Less wafer dispersion(n-layer) ☞ Less dispersion of IGBT characteristics 2. Control of hole injection efficiency ☞ Optimization of trade-off (Vce(sat) vs. Tf) ☞ No additional increase of turn-off energy at high temperature Collector SDB WAFER PROCESS

41 PROCESS COMPARISION TABLE
PT (Punch Through) NPT (Non Punch Through) SDB (Silicon D-Bonding) Emitter Gate Emitter Gate Emitter Gate p base p base p base epitaxial(100uM) > 200uM >105uM n-Layer n-Layer n-Layer n+ buffer n+ buffer p+ collector p+ collector p+ collector Collector Collector Collector ITEMS Vce(sat) Turn Off Energy RBSOA SCSOA Pallarel Connecting Hot Leakage Current Life Time Control Current Density Manufacturing Cost PT low narrow not easy NTC big electronic irradiation high expensive NPT high long tail current wide easy PTC small no need low inexpensive SDB low very low wide easy PTC medium no need high expensive

42 (Digital)Camera Strobe
FAIRCHILD TRENCH IGBT DEVICE SGR15N40L SGU15N40L SGR20N40L SGU20N40L SGF15N90D SGL60N90DG3 *SGL40N170D BVces(V) 450 900 1700 Ic(A) 130 150 15 60 40 Vce(sat)(V) 5.0 2.0 4.0 tf - typ(uS) 2.0 0.25 PKG I-PAK D-PAK TO-3PF TO-264 TO264 Application (Digital)Camera Strobe Induction Heating * Under Development ■ TRENCH IGBT Review Low Vce(sat) - Optimum Trench : Mesa Ratio - Decay of JFET Effect Low Noise - Low Cres High Input Impedance

43 ■ 600V Class Half-bridge Module
. Simple Drive by Gate Voltage . High Switching Speed, Low Saturation Voltage . Square Reverse Biased Safe Operating Area . Short Circuit Rated, Minimum 10uS (Vge=15V, Tc=100℃) TYPE HALF-BRIDGE (2 IN ONE) DEVICE SM2G50US60 SM2G75US60 SM2G100US60 SM2G150US60 SM2G200US60 SM2G300US60 SM2G400US60 Vces (V) 600 Ic (A) 50 75 100 150 200 300 400 Vce(sat) TYP.(V) 2.1 tf(uS) MAX. 0.25 CASE 7-PM-AA 7-PM-BB 7-PM-EA C/S NOW ■ 1200V Class Half-bridge Module . High Speed, Low Vce(sat) by SDB Technology . Extremely Low Tailing Effect at High Temperature . Simple Drive by Gate Voltage . Square Reverse Biased Safe Operating Area . Short Circuit Rated, Minimum 10uS (Vge=15V, Tc=100℃) TYPE HALF-BRIDGE (2 IN ONE) DEVICE SM2G50US120 SM2G75US120 SM2G100US120 SM2G150US120 SM2G200US120 Vces (V) 1200 Ic (A) 50 75 100 150 200 Vce(sat) TYP.(V) 2.2 tf(uS) TYP. 0.15 CASE 7-PM-AA 7-PM-BB 7-PM-EA C/S 00.3Q

44 ■ 600/1200V Class 3Phase Bridge Module
. Simple Drive by Gate Voltage . High Switching Speed, Low Saturation Voltage . Square Reverse Biased Safe Operating Area . Short Circuit Rated, Min 10uS (Vge=15V,Tc=100℃) . Suitable Structure for 3Phase Motor Application . Built in 3Phase Rectifier(Optional Single Phase Rectifier) : SMC SERIES TYPE 3PHASE (6 IN ONE) RECTIFIER + BRAKE 3Φ BRIDGE DEVICE SME6G10US60 SME6G15US60 SME6G20US60 SME6G30US60 SME6G10US120 SME6G15US120 SME6G20US120 SMC7G10US60 SMC7G15US60 SMC7G20US60 SMC7G30US60 SMC7G50US60 SMC7G5US120 SMC7G10US120 SMC7G15US120 SMC7G20US120 SMC7G25US120 Vces (V) 600 1200 Ic (A) 10 15 20 30 50 5 25 Vce(sat) TYP.(V) 2.2 2.3 tf(uS) TYP. 0.12 0.15 Case 17-PM-BA 17-PM-CA 21-PM-AA 21-PM-BA C/S NOW 00.3Q

45 ■ 600V Class IGBT Discrete - Power Conversion Application
. Simple Drive by Gate Voltage . High Switching Speed, Low Saturation Voltage . Square Reverse Biased Safe Operating Area TYPE IGBT ONLY DEVICE SGR2N60UF SGP6N60UF SGR6N60UF SGW6N60UF SGS6N60UF SGP13N60UF SGW13N60UF SGS13N60UF SGP23N60UF SGW23N60UF SGS23N60UF SGH23N60UF SGP40N60UF SGH40N60UF SGS40N60UF SGH80N60UF Vces (V) 600 Ic(A) (Tc=100℃) 1.2 3 6.5 13 20 40 Vce(sat) (V)TYP. 2.1 1.95 2.0 tf(uS) TYP. 0.08 0.11 0.10 0.05 0.07 Case D-PAK TO-220 D²-PAK TO-220F TO-3P REMARK

46 ■ 600V Class IGBT CO-PAK - Power Conversion Application
. Simple Drive by Gate Voltage . High Switching Speed, Low Saturation Voltage . Square Reverse Biased Safe Operating Area . Built in Free Wheeling Diode TYPE CO-PACK (IGBT+FRD) Device SGR2N60UFD SGP6N60UFD SGW6N60UFD SGS6N60UFD SGP13N60UFD SGW13N60UFD SGS13N60UFD SGP23N60UFD SGW23N60UFD SGS23N60UFD SGH23N60UFD SGH40N60UFD SGH80N60UFD SGL160N60UFD Vces (V) 600 Ic(A) (Tc=100℃) 1.2 3 6.5 13 20 40 80 Vce(sat) (V)TYP. 2.1 1.95 2.0 tf(uS) TYP. 0.08 0.11 0.10 0.05 0.07 Case D-PAK TO-220 D²-PAK TO-220F TO-3P TO-264 REMARK

47 ■ 600V Class IGBT CO-PAK - Motor Drive Application
. Simple Drive by Gate Voltage . High Switching Speed, Low Saturation Voltage . Square Reverse Biased Safe Operating Area . Built in Free Wheeling Diode . Short Circuit Rated, Minimum 10uS (Vge=15V,Tc=100℃) TYPE CO-PACK (IGBT+FRD) DEVICE SGP5N60RUFD SGW5N60RUFD SGS5N60RUFD SGP10N60RUFD SGW10N60RUFD SGS10N60RUFD SGH10N60RUFD SGH15N60RUFD SGH20N60RUFD SGH30N60RUFD SGL50N60RUFD Vces (V) 600 Ic(A) (Tc=100℃) 5 10 15 20 30 50 Vce(sat) (V)TYP. 2.0 1.95 tf(uS) TYP. 0.14 0.11 0.07 0.08 Case TO-220 D²-PAK TO-220F TO-3P TO-264 REMARK

48 ■ 1200V Class IGBT Discrete ■ 1200V Class IGBT CO-PAK
. High Speed, Low Vce(Sat) by SDB Technology . Extremely Low Tailing Effect at High Temperature . Simple Drive by Gate Voltage . Square Reverse Biased Safe Operating Area . Short Circuit Rated, Minimum 10uS (Vge=15V,Tc=100℃) TYPE IGBT ONLY DEVICE SGH5N120RUF SGH10N120RUF SGH15N120RUF SGH20N120RUF SGH25N120RUF Vces (V) 1200 Ic (A) 5 10 15 20 25 Vce(sat) TYP.(V) 2.3 tf(uS) TYP. 0.15 Case TO-3P C/S NOW ■ 1200V Class IGBT CO-PAK . High Speed, Low Vce(Sat) by SDB Technology . Extremely Low Tailing Effect at High Temperature . Simple Drive by Gate Voltage . Square Reverse Biased Safe Operating Area . Short Circuit Rated, Minimum 10uS (Vge=15V,Tc=100℃) . Built in Free Wheeling Diode TYPE CO-PACK (IGBT+FRD) DEVICE SGH5N120RUFD SGH10N120RUFD SGH15N120RUFD SGH20N120RUFD SGL25N120RUFD Vces (V) 1200 Ic (A) 5 10 15 20 25 Vce(sat) TYP.(V) 2.3 tf(uS) TYP. 0.15 Case TO-3P TO-264 C/S NOW

49 3. OTHERS ■ IGBT Discrete For Home Appliance ■ Single IGBT Gate Driver
. Simple Drive by Gate Voltage . High Switching Speed, Low Saturation Voltage TYPE IGBT ONLY CO-PACK DEVICE SGR15N40L SGU15N40L SGR20N40L SGU20N40L SGI25N40 SGF15N90D SGL60N90D SGL60N90DG3 SGL40N150 SGL40N150D Vces (V) 450 400 900 1500 Ic (A) 130(ICM) 150(ICM) 170(ICM) 15 60 40 Vce(sat) TYP.(V) 4 5 2.0 2.7 3.7 tf(uS) TYP. 2 3 0.25 0.20 Case D-PAK I -PAK I2-PAK TO-3PF TO-264 APP. STROBO IH 3. OTHERS ■ Single IGBT Gate Driver . Protection Against Over current and Short Circuit . High Current Output : 1A Source and 2A Sink . CMOS Compatible Input and Fault Status Indicator . Under Voltage Lockout Optimized for IGBTs . Negative Gate Drive Capability . -25 to 105℃ Operating Temperature DEVICE FAN8800 Vcc (V) 30 Io (A) Isource=1 Isink=2 UVLO (V) 11.5 tr(nS) TYP. 40 tf(nS) TYP. 40 Case 8DIP REMARK