디지털논리 회로 1차설계 예비보고서 2006 송만성 2007이상진 2007배정준 2007김효진.

Presentation on theme: "디지털논리 회로 1차설계 예비보고서 2006 송만성 2007이상진 2007배정준 2007김효진."— Presentation transcript:

1 디지털논리 회로 1차설계 예비보고서 2006 송만성 2007이상진 2007배정준 2007김효진

2 목차 설계목적 회로도 관련 이론 구체적 회로 설계 문제점 및 해결방안 역할분배 및 일정

3 설계목적 1.0~9까지 의미를 지닌 10개의 입력값을 받는다. 2.입력받은 값을 10진수로 7세그먼트에 표현한다
3.입력받은 값을 3진수로 7세그먼트로 표현한다.

4 회로도 관련 이론 논리조합회로 설계 소자에 대해 숙지 카르노 맵 설계 부울 대수 표현식 10입력 4출력 인코더
BCD 7세그먼트 디코더 7세그먼트 표시기 그 외 각종 기본적인 게이트 (AND,OR,NOT)

5 회로의 전체적인 구조

6 10입력 4출력 인코더의 구조

7 설계의 관건 Bcd 디코더에 적당한 값을 입력하여

8 카르노맵의 이용

9 전체 회로도

10 너무 복잡한 회로가 된다.

11 문제점 및 해결방안 10입력 4출력 인코더 구현으로 인한 복잡한 회로 인코더를 구현하지 않고 바로 Logic설계 문제점 해결책

12 10진수 로직 설계 인코더를 거치지 않기 때문에 각 10개의 스위치에 0~9까지의 입력값을 설정하고
이를 십진법으로 나타나게 하는 로직을 설정해줘야 함 이 로직의 출력을 각각 2개로 나눠 하나의 출력은 10진법 세그먼트의 할당. 나머지 출력은 WXYZ 3진법 입력부분에 할당시키면 됨

13

14 역할분배 회로 설계 재료 구입 Pspice 구동 PPT 작성 작품 제작 송만성 이상진 배정준 김효진

15 일정 3 4 5 6 7(토) 소자 구입 8(일) 9 10 11 12 13 14(토) 회로 최종결선 15(일) 최종발표ppt준비
예비발표일 5 6 7(토) 소자 구입 8(일) 9 10 11 12 13 14(토) 회로 최종결선 15(일) 최종발표ppt준비 16 17 18 최종발표일 PSPICE 구동 완료