Syllabus(1/2) 1. Course Title : 고급 실험과 고급물리 실험 2. Course Description : 기본 전자학과 고체시료 준비 / 측정 3. Reference Books : 자료 제공, The Art of Electronics (by Horowitz) 4. Pre-requisite : 기초 전자학 5. 실험실 1) 기본전자학 : 24 동 114 호 2) 고체시료 준비와 측정 : 22 동 419 호 또는 해당 장비가 설치된 곳 6. Course Meetings 1) 조교와 1 주전에 약속한 시간 2) 학기 중간에 초청연사의 강의가 있을시에는 이메일로 통보

Syllabus(2/2) 7. 담당 교수 : 홍승훈 1) Office : (Phone : , 2) Office Hour : Wed 3:00PM~4:00PM 8. 도움을 받을 수 있는 분들 1) 담당조교 : 손수한 ( , 2) 기본전자학실험 부조교 : 김정수 ( , 3) 물리과 실험시설 책임자 : 현기식 ( ,

주 ( 날짜 ) 제목내용 1 ~ 5 주 기본 전자학 ( 호 전자학 실험실, 화재경보기용 회로 제작과 특성측정 ) 1) 기본 전자학 교육 : Orientation, 조짜기, Labnote 작성법, BNC 만들기, 악어집게 만들기, Soldering Kit 사용 법, 내부저항 측정, BNC Transistor Circuits. 2) 개별 부품의 특성 측정 : input/output 저항, 흘릴수 있는 최대전류, 동작 특성 곡선 3) 회로제작 : 주어진 회로에, OP-Amp negative feedback 회로를 최소한 1 가지씩 추가할 것. 4) 3D 프린터를 이용한 케이스 제작 : CAD 를 이용한 케이스 디자인, 3D 프린터를 이용한 케이스 제작 5) 화재경보회로 동작특성 측정 : input 범위, output 특성, 노이즈 특성 측정 6) PSPICE 시뮬레이션 : PSPICE 를 이용하여 시뮬레이션 수행 6주6주 (Evaluation 1) 1) 랩 노트 평가 (20 점 ) 2) 발표 평가 (20 점 ) : 기본전자학 실험 결과 보고 (15 점 ) + 고체시료 제작분석 실험 계획 (5 점 ) 6~15 고체시료 제작 및 분석 ( 대부분 22 동 419 호 고급물리실험실 ) - 실험종목중 최대 3 개 실험까지 선택가능 ( 아래의 리스트는 변동 가능. 실험 2 주차에 선택 ) - 장비 매뉴얼에 있는 내용 이외에 새로운 점 ( 샘플 / 방법 / 장비 등 ) 을 1 가지는 고안해서 넣어야 함. - 최종 데이타는, 장비에 한정된 데이타가 아니라, 누구나 검지할 수 있는 물리량이어야함. - 필요하면, 친구 / 동료 / 조교한테 문의 가능. 단, 실험은 직접해야함. 종목 선정후에 해야할일 - 실험 디자인 : 의미가 있는 목표 선정, 구체적인 공정 / 순서 결정, 필요한 부품 선정 - 실험 수행 : 수행하면서 발생하는 문제에 대해서, 문의 / 문헌조사 등을 통해서 해결 - 데이타 분석 : 에러 바, 데이타의 의미 명확히 파악, 기존 데이타와 비교, 가능한 에러의 원인 파악 [ 고급 전자학 ] 1) 고급 전자학 (Lock-in Amplifier and Oscilloscope) 강의 계획서 (1/2)

주 ( 날짜 ) 제목내용 6~15 고체시료 제작 및 분석 ( 대부분 22 동 419 호 고급물리실험실 ) [ 미세 고체 시료 제작 및 측정 ] 2) 마이크로 전자회로 : Microfabrication (Spin Coating, Exposure, Baking, Developing), Thermal Evaporation, 표면처리 기술 (cleaning, stamping, 바이오 칩 표면처리, contact angle 측정, 형광현미경 ), 분석 (4-probe 를 이용 한 비저항 측정, IV, CV, AFM, SEM, 비저항값, 노이즈 특성 측정, 형광현미경 ) [ 고체시료 제작 및 측정 ] 3) X-ray Diffraction,; 4) Hall Effect; 5) 자기저항 효과 ; 6) 자기 감수율 (magnetic susceptibility) 7) 패러데이 효과 ; 8) 1/f 노이즈 특성 분석 ; 9) 초음파의 전달 10) 초음파에 의한 찬 빛 발생 ; 11) 초전도 현상 ; 12) 조셉슨 효과 13) 초전도 양자 간섭 장치 ; 14) 열음향 효과 15) 바이오 칩을 이용한 바이오 분자간 상호작용 측정 ( 바이오 / 세포칩과 형광현미경 ) : stamping 으로 패터닝해 서 흡착 상수 계산, 세포를 생장해서 기판의 종류에따른 세포 흡착률 생장 특성 분석, Ca 이온 어세이 16) 세포막 내의 분자 운동 ( 형광현미경, FRAP 실험 ) 17) 레이저 분광학 또는 라만 ( 일부 구비 or 공동장비 ) 18) 핵자기 껴울림 (NMR) ( 일부 구비 ) 19) 전자스핀 껴울림 (EPR) ( 일부 구비 ) 20) 압전 현상 ( 일부 구비 ) 10 주 (Evaluation 2)1) 중간 발표 평가 (10 점 ) 15 주 (Evaluation 3) 1) 랩노트 평가 (20 점 ) 2) 발표 평가 (30 점 ) 강의 계획서 (2/2)

수강 자격 제한 장기 연수, 학회 참석, 등의 사유로 4 주 이상 실험을 빠져야 할 경우 수강할 수 없음. 평가 (100 점 만점, 절대평가 ) 1. 개인별 랩 노트 평가 (40 점 =20 점 x2 회 ) 2. 발표 (60 점 =20 점 +10 점 +30 점 ) 실험결과, 논문에 발표할 정도의 결과를 얻을 경우, 무조건 조전체 A+ 수행한 실험종목수가 얼마나 많은지는 평가기준이 아님 발표평가 채점기준 - 전자학 발표 : 회로작동 (7)+ 새로운 회로와 창의성 (3)+ 발표 (5) - 실험발표 : 실험디자인 (5 점, 실험 계획 발표 ) + 문제해결 (10 점, 중간발표 ) + 실험결과와 데이타 분석 (15)+ 창의성 (10)+ 발표 (5) 출석 : 1 주동안 무단으로 실험을 수행하지 않은 경우, 총점에서 10 점씩 감점, 3 주 무단으로 빠지면 F 랩 노트 복사 시 과목 전체 F 평가 방법 조편성 2~3 명씩 1 개조 3 월 9 일 수요일까지 담당 조교한테 이메일로 알려줄 것.

랩노트 작성법 내용 ) 날짜 실험주제 명 같이 실험한 사람들 그날 한 실험의 방법 및 조건을 기재. 실험 결과를 간략히 기재 ( 결과의 예를 프린트해서 붙일 것.) 결과에 대한 간단한 평가 Example) June 26, 2005 XRD Measurement (with Tom, Janet, Albert) 1.Measured XRD in Rm…. 2.…. ( 평가 기준 ) 내용 포함 여부

단위 DC 회로 V in (Input 신호, 회로가 읽는 신호 ) R in (Input 저항 ) V0V0 ( 회로가 내보 내려는 신호 ) V out (Output 신호, 회로가 실재로 밖에 내보내는 신호 ) R out (Output 저항 ) 전압신호를 처리하는 모듈의 기본특성 (Thevenin’s Theorem 참조 ) - 대부분의 회로는, 전압신호 (Vin) 를 받아서, 어떤 연산을 한 후에, 결과 전압 (Vout) 을 다음 회로에 전달하는 역할을 하는 모듈을 조합하여 구성한다. - 이때, input 저항과 output 저항이 매우 중요한 역할을 한다.

단위 회로 1 V1 in V1 0 R1 out 단위 회로 2 R2 in V0V0 R2 out R1 in V2 in ( 단위회로 1) 이 V1 0 라는 신호를 만들어서 ( 단위회로 2) 에 전달하려고 하나, 실재로 ( 단위회로 2) 가 읽어 들이는 신호 V2 in 는 V2 in =V1 0 x R2 in / (R1 out + R2 in ) 단, R1 out << R2 in 이면, V2 in ~ V1 0 가 되어 신호가 제대로 전달된다. 따라서, 모듈연결의 기본 원칙은, 신호를 받는 모듈의 input 저항은 가능한 한 크게 하고, 신호를 주는 모듈의 output 저항은 작게 해야 한다. (R1 out << R2 in ) 보통 input 전류가 작을수록 input 저항이 크다. 보통 output 전류를 많이 끌어 낼 수 있는 회로 일수록 output 저항이 작다. 전압신호 처리 모듈의 연결 방법

Diode (Ref : The Art of Electronics by Horowitz) V F (Diode Voltage Drop~0.6V) I R (Leakage Current) V R(max) (Breakdown Voltage) V VFVF I IRIR VRVR Forward Bias: - R ~ 0 - voltage drop = V F Reverse - R ~ infinite - I = I R (leakage current) Large Reverse - R ~ 0 - voltage drop = V R - Usually, it breaks down. Golden Rule

다이오드 특성의 예 순방향 -> 역방향 시간 Continuous mode operation 조건 순간 최대값

Hal-wave Rectifier forward bias : 전선으로 연결된 것으로 간주, 0.6V 정도 전압강하 reverse bias : 아예 끊어진 것으로 간주 0 Vi +: Vi : 0 +: 0 - : : Vi-0.6= Vi : 0=0-0

Bipolar Transistor (BJT) ( 참고자료 : The Art of Electronics by Horowitz) 1. 화살표 있는 부분이 Emitter 이고 forward bias 2.I E =I C + I B 3.V B ~ V E + V F (diode voltage drop~0.6V for npn) if |V B -V E |>|V F | 4.I C =h FE I B (h FE 또는  : current gain.) 5.Ebers Moll Equationcf.) Note) 1.I C, I B, V CE, power (I C V CE ), temperature, V BE, 등은 모두 최대값이 있다. 2.Input 저항이 작다. 3. 큰 전류를 흘릴 수 있다.

Golden Rule VFVF Large C Bias : I C = h FE I B I E = I C +I B V CE VFVF ICIC Near Zero : R ~ infinite V CE ICIC

R1R1 R2R2 Assume V F =0.6V i) If V in = 5, V E =0, thus V B =0.6V I B = (V in -V B )/R 1 =(V in -0.6)/R 1 I C = h FE x I B = h FE (V in -0.6)/R 1 V out = 5 - R 2 x I C = 5 – R 2 x h FE x (V in -0.6)/R 1 위의 식으로 계산하면 V out 이 0 보 다 작은 매우 작은 값이 나온다. 그 러나, V out 의 최저치는 0 이므로, V out ~0 if h FE is very large ii) If V in = 0 I B = 0 I C =0 V out = 5V Inverter C B E

n-MOSFET Linear Region : Variable Resistor Saturation Region: Constant Current Source Golden Rule for FET Saturation : Large V DS V DS V DS = V GS -V T IDID Linear : Small V DS 1. For p-type FET, switch the volatage polarity like GS->SG and DS->SD 2. V T : positive for MOSFET, negative for JFET 1. V GS controls the I D. 2. Very small (or zero) I B ->large input resistance. (For BJT, I B controls the I C V DS = V D - V S V GS = V G - V S V T : threshold voltage)

1.Gate 는 항상 reverse bias. 2.V T (threshold voltage)<0, V DS(sat) (saturation voltage) = V GS -V T 3.Transconductance g m 정의 : g m = i d /v gs 4. 동작특성 (I DSS : V GS = 0 일 때의 Saturation Drain Current I D(SAT) ) ( 참고 ) p-channel JFET 의 경우, GS->SG, DS->SD 등으로 polarity 만 바꿔서 식 사용 가능 n-Channel JFET 동작특성 영역조건 Approximate Circuit 동작특성 Cut-offV GS <V T Open CircuitI D =0 Linear ( 작은 V DS ) V GS > V T V DS < (V GS -V T ) 가변저항 Saturation ( 큰 V DS ) V GS > V T V DS > (V GS -V T ) 전류소스 V DS = V GS -V T

n-MOSFET 동작특성 RegionsConditions Approximate Circuit 동작특성 Cut-offV GS <V T Open CircuitI D =0 Linear (Small V DS ) V GS > V T V DS < (V GS -V T ) Variabel Registor Saturation (Large V DS ) V GS > V T V DS > (V GS -V T ) Current Source : 1. For p-type FET, switch the voltage polarity like GS->SG and DS->SD 2. V T : positive or negative for MOSFET, negative for JFET Saturation Region: Constant Current Source Linear Region : Variable Resistor

1.V T < 0 for n-JFET 2.V GS =0 > V T, (V GS -V T ) > 0 3.+V 가 높지 않으면, V DS < (V GS -V T ) 이기 때문에, 트랜 지스터는 저항 으로서 동작 4.(V DS > V GS -V T ) 이도록 +V 를 충분히 높이면, 전류 소스로 동작 JFET 회로의 예 : Current source

Switches MOSFET analog switch. S D G FET on (Linear) FET off - 15V (V GS >V T ) : Linear, R ~ 1/(V GS -V T )) - Ground (V GS <V T ) : Cut off S D G

p-MOS (Load) n-MOS (Driver) No static power consumption for CMOS Circuits. -> Integrated Circuits for Computer Processors. S D S D Complementary MOS Inverter 1)If V in = 5V (input high), -> V GSn = 5V > |V Tn | V SGp = 0V < |V Tp | -> n-MOS: ON with a small R p-MOS: OFF with an infinite R -> NO Current -> V out = 0 (output low) 2) If V in = 0V (input low), -> V GSn = 0V < |V Tn | V SGp = 5V > |V Tp | -> n-MOS: OFF with an infinite R p-MOS: ON with a small R -> NO Current -> V out = 5V (output high) =5V

CMOS Logic V DD NAND Gate NOR Gate V DD ABAB ABAB ABAB ABAB Z Z Z Z Note) 1.The logic functions are implemented twice, once in NMOS and once in PMOS devices. 2.Zero static power dissipation. 3.All devices can be the same size and circuit functions correctly. 4.The output of a logic circuit is connected to the input of the next logic circuit. Logic Circuit in CMOS Architecture 1.pMOS : First, take the inverse of ‘ each ’ variable ‘ OR ’ : parallel connection ‘ AND ’ : Serial Connection 2.nMOS : First, take the inverse of the entire function. ‘ OR ’ : parallel connection ‘ AND : serial connection

InputOutput 장점단점 BJTIBIB ICIC 많은 전류를 흐를 수 있다. Input 과 output 의 신호의 polarity 가 같아서 다음 단계 회로 연결이 용이. 주로 high power 회로에 많이 응용. base 전류가 많아 power 소모가 크다 JFETVGVG I DS 많은 전류를 흐를 수 있다. 낮은 gate 전류 높은 input 저항 Constant current source 등에 응용 Input 와 output 의 polarity 가 달라서 다음 단계 회로 연결이 불편. MOSFETVGVG I DS 원칙적으로 gate 전류는 0. gate power dissipation 이 없음. input 저항 무한대 컴퓨터 논리 회로에 응용 흘릴 수 있는 전류 용량이 상대적으로 낮다. Transistors 비교 정리

트랜지스터 요약 1.npn BJT Digital 회로 특성 영역조건 Approximate Circuit OffCut-offV GS <V T Open Circuit On Linear ( 작은 V DS ) V GS > V T V DS < (V GS -V T ) 가변저항 Saturation ( 큰 V DS ) V GS > V T V DS > (V GS -V T ) 전류소스 2. n-channel FET 1) I E =I C + I B 2) V B ~ V E (diode voltage drop) if |V B -V E |>|V F | 3) I C =h FE I B (h FE 또는  : current gain.) n-JFET n-MOSFET npn BJT 1. pnp BJT 또는 p-channel FET 의 경우 polarity 만 반대로 2. V T : positive or negative for MOSFET, negative for JFET

1) Open Loop Circuits 동작특성 V out = A OL x (V in(+) – V in(-) ) - A OL : open loop voltage gain (>10000) - V EE < V out <V CC 2) Negative Feedback Circuits(V out → V in(-) ) 에서의 동작특성 (Rule 1) 두 input 단자간의 전압차는 0 : V in(+) = V in(-) (Rule 2) Input 단자로는 전류가 전혀 흐르지 않는다.(no input currents). (Rule 3) input 단자 : Z in (input impedance)~ infinite, output 단자 : Z out (output impedance) ~ 0 - ( 주의 ) a) 실재 칩에서는, OP Amp 마다 input 단자간 전압이 약간 다를 수 있고 (V offset ), input 단자로 약간의 전류가 흐를 수 있다 (I offset ). b) 실질적으로는 Output 으로 흐를 수 있는 최대 전류가 있다. c) input 저항이 매우 크고, output 저항이 작기에 analog 회로를 단계별로 만들어서 계속 연 결할 때 가장 편함. output Input Golden Rule for OP-Amp Circuits V in(-) V in(+) V out

Open Loop Application: Comparator ( 비교기 ) V out =gain*(V in(+) - V in(-) ) 단, V out 의 변화는 -15 와 15 사이로 제한됨. V in(-) V in(+)

Feedback Circuit with Amplifier

Negative Feedback Circuit using OP-Amp (Note) -Negative Feedback Circuit : output voltage V out 을 저항 등 passive component 를 통해서 V in(-) 단자로 연결 - Negative feedback 이 걸렸기에, V in(+) ~ V in(-) 일 때까지 V out 이 변함 A OL

Inverting Amplifier ( 반전증폭기 ) V A = V B = 0 : Rule 1 I = (V in -0)/R 1 = V in /R 1 V out = 0-I x R 2 =-(R 2 /R 1 )V in

Non-inverting Amplifier ( 비반전증폭기 ) V A = V in : Rule 1 V A = V out x (R 1 /(R 1 +R 2 )) : voltage divider V out = V in x (1 + R 2 /R 1 )

(V 2 -V 1 )R 2 /R 1 V out =-i 4 R 4 =-(i 1 +i 2 +i 3 )R 4 =-R 4 (V 1 /R 1 +V 2 /R 2 +V 3 /R 3 ) ( 가산 회로 ) i4i4 0 ( 차동 증폭기 )

( 미분 회로 ) ( 적분 회로 ) constant

PID controller

저항 변화식 화재 경보기 회로도

센서 경보기 제작에 활용가능한 부품의 예 Type 상품명 가변저항 Hongxing H3296W Series-2MΩ 저항 200  전해질 캐패시터 50V, 10  F 전해질 캐패시터 50V, 100  F LED LED 멀티 5 색 부저 GEC09D 정전압 레귤레이터 7806 정전압 레귤레이터 7808 정전압 레귤레이터 7805 슈미트 트리거 SN74HC14 op-ampLM358N 스위치 Toggle 2 단 3P WTS-3203S USB 컨넥터 DS1097-W USB 컨넥터 DS1095-W PCB 기판 A1-50X50- 양면

1. Oracle 사 웹사이트에서 학생용 프로그램 다운로드하여 설치하여 사용 2. 기본적인 사용법 a) "File->New->Design" 에 의해 새로운 회로 디자인 CAD 파일 생성 b) "Place->PSpice Component" 에 의해 새로운 회로 부품을 생성 c) 필요하면 "Place->Wire" 를 이용해 부품간의 도선 (wire) 연결. d) 왼쪽 위의 toolbar 에서 "voltage lever marker" 등 원하는 마커를 골라서, 회로 에서 읽고 싶은 부분에 연결 e) 왼쪽 위의 toolbar 에서 "Run PSpice" 를 눌러서, 회로 시뮬레이션 구동 f) 왼쪽 위의 toolbar 에서 "View Simulation Results" 를 눌러서, 시뮬레이션 결과 그래프 보기 3. 예제와 회로 설명은, "Help->Learning PSPICE->BasicElectronics" 에 나와 있 음. - 처음에는, 설명중에 나와있는 Design 을 클릭해서 Design 파일을 열어서, 위의 e), f) 를 해보는 것이 좋음. PSPICE 를 이용한 Circuit Simulation

보충자료

16 ~ 19 V (9 V battery 2ea) On/Off Switch Buzzer LED SN74HC14 LM358N Sensor Adjustable Resistor (1.15 R sensor  200  100  F 10  F V 16 ~ 19 V USB Connector 저항 변화식 화제 경보기를 위한 다른 회로의 예 o i o i o OP Amp 를 이용한 비반전 증폭기 (x2) i Schmitt Trigger (If V1 < (V14+V7)/ 2, V2=V7 If V1 > (V14+V7)/ 2, V2=V14) i io ii o o 780X : X volt regulartor (V2: ground, V1: 일정전압이상의 전압 )

8~10 V (9 V battery 1ea) On/Off Switch Buzzer LED R4304 ( 바이메탈 ) 바이메탈식 화재 경보기 회로도의 예