Part 3. MOSFET의 기본과 응용전자회로 실험 1 /16 CHAPTER 12 소오스 팔로워 전자회로 실험

소오스 팔로워전자회로 실험 2 / 16 실험 회로및 Pspice 시뮬레이션 1.2 배경 이론 1.1 실험 절차 1.3 고찰 사항 1.4 예비 보고 사항 1.5

소오스 팔로워전자회로 실험 3 / 16 이번 실험은 나머지 두 가지 증폭기 구조 중의 하나인 소오스 팔로워에 대한 실험임. 소오스 팔로워는 출력 임피던스가 작아 작은 부하 저항을 구동하는 데 많이 사용됨. 이 실험에서는 기본적인 증폭기 중에서 소오스 팔로워의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통하여 확인하고자 함. 실험 개요

소오스 팔로워전자회로 실험 4 / 16 저항 부하가 있는 소오스 팔로워 회로 1.1 배경 이론  입력은 게이트 단자에 인가되고, 출력은 소오스 단자에서 감지됨.  드레인 단자가 공통이므로, 공통 드레인 증폭기라고 할 수 있음.  출력 신호가 입력 신호를 따라가기 때문에 ‘소오스 팔로워’라는 용어를 더 많이 사용함.  출력 신호의 DC 레벨이 입력 신호의 DC 레벨에서 VGS만큼 떨어진 전압이 나오기 때문에, 레벨 시프터(level shifter)로서도 동작할 수 있음.

소오스 팔로워전자회로 실험 5 / 16 저항 부하가 있는 소오스 팔로워의 소신호 등가회로 1.1 배경 이론  [그림 12-2]는 저항 부하가 있는 소오스 파롤워의 전압 이득을 구하기 위한 소신호 등가회로임.  식 (12.1)과 같이 소오스 팔로워의 전압 이득은 값이 양이고, 1에 가까움.

소오스 팔로워전자회로 실험 6 / 16 전류원 부하가 있는 소오스 팔로워 회로 1.1 배경 이론  [그림 10-3]과 같이 전류원 부하가 있는 소오스 팔로워 회로의 전압 이득을 구하면 식 (10.2)와 같고, 값이 1에 가까움을 알 수 있음.

소오스 팔로워전자회로 실험 7 / 16 소오스 팔로워의 출력 임피던스 1.1 배경 이론  [그림 12-4]는 소오스 팔로워의 출력 임피던스를 구하기 위한 회로이며, 식 (12.3)과 같이 계산할 수 있음.

소오스 팔로워전자회로 실험 8 / 16 소오스 팔로워의 출력 임피던스 1.1 배경 이론  식 (12.3)으로부터 1/gm << RL 인 조건이 만족되면, Rout = 1/gm 이 성립하고, 출력 임피던스 값이 매우 작음을 알 수 있음.  출력 임피던스가 작은 특성이 있기 때문에 작은 부하 저항을 구동하는데 유리하고, 전압 버퍼로서 많이 사용됨.  예를 들어, 스피커의 임피던스가 수 Ω 정도로 매우 작은데, 공통 소오스 증폭기로 바로 구동하게 되면, 전압 이득이 많이 감소하게 됨.  이런 경우 소오스 팔로워를 전압 버퍼로 사용하면, 전압 이득의 급격한 감소를 막을 수 있음.  또한 게이트 단자에 입력을 인가하므로, 공통 소오스 증폭기와 입력 임피던스가 같음을 알 수 있음.

소오스 팔로워전자회로 실험 9 / 16 실험회로 실험회로 및 Pspice 시뮬레이션  [그림 12-5]는 입력에 DC 바이어스 전압 VGG와 소신호 전압 vsig가 인가된 소오스 팔로워 회로임.  출력인 소오스 단자에는 소오스 저항 RS와 부하 저항 RL이 연결되어 있음.

소오스 팔로워전자회로 실험 10 / 16 실험회로 1 의 PSpice 모의 실험 (1) 1.2 실험회로 및 Pspice 시뮬레이션

소오스 팔로워전자회로 실험 11 / 16 실험회로 1 의 PSpice 모의 실험 (2) 1.2 실험회로 및 Pspice 시뮬레이션

소오스 팔로워전자회로 실험 12 / 16 실험 절차 (1) (1) 실험회로 1 에서 VDD 값을 12V, vsig 값을 0V, VGG 값을 6V 로 두고, RGG 저항 값이 2kΩ 인 경우 vO 의 DC 값이 4V 가 되도록 하는 RS 값을 결정한다. 이 경우 MOSFET 의 각 단자들의 전압 (VD, VG, VS) 및 전류 (ID) 를 구하고, [ 표 12-1] 에 기록한다. 각 단자들의 전압을 바탕으로 MOSFET 이 포화 영역에서 동작하는지 확인하시오. (2) vsig 값을 0V, VGG 전압을 0V, 12V, 3V~9V 는 500mV 간격으로 변화시키면서 vO 의 DC 전압을 측정하여 [ 표 12-2] 에 기록하고, 입력 - 출력 전달 특성 곡선을 [ 그림 12-8] 에 그리시오. (3) 포화 영역에서 회로가 동작하는 경우 MOSFET 의 트랜스컨덕턴스 gm 값, 출력 저항 ro 를 구하여 [ 표 12-3] 에 기록하시오. 이를 이용하여 소신호 등가회로를 그리고, 실험회로 1 의 소오스 팔로워 회로의 이론적인 전압 이득을 구하시오. 1.3 실험 절차

소오스 팔로워전자회로 실험 13 / 16 실험 절차 (2) (4) 전압 이득이 1 에 가깝게 나오는지 실험하기 위해서 입력에 10kHz 의 0.01Vp-p 정현파의 입력전압을 인가한다. 이때 소오스 팔로워 회로의 입력 - 출력 전압의 크기를 [ 표 12-4] 에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 입력 전압 (vsig) 과 출력 전압의 파형을 캡처하여 [ 그림 12-9] 과 같은 형태로 결과 보고서에 기록하시오. (5) 실험회로 1 의 입력 저항과 출력 저항을 직접 측정하여 [ 표 12-5] 에 기록하시오. 입력 저항을 측정하기 위해서 입력의 DC 전압을 변화시키면서 입력 쪽에 흘러 들어가는 DC 전류를 측정한다. 출력 저항을 측정하기 위해서 입력에 0V 를 인가하고, 출력 쪽에 DC 전압을 변화시키면서 출력 쪽에 흘러 들어가는 DC 전류를 측정한다. 1.3 실험 절차

소오스 팔로워전자회로 실험 14 / 16 고찰 사항 (1) 소오스 팔로워 증폭기의 전압 이득의 값이 1 에 가까운데도 불구하고, 전압 증폭기로 사용되는 이유를 설명하시오. 1.4 고찰 사항

소오스 팔로워전자회로 실험 15 / 16 예비 보고 사항 1.5 예비 보고 사항 (1) 실험회로 1 의 소오스 팔로워 회로에서 전압 이득, 입력 임피던스 및 출력 임피던스를 계산으로 구하고, PSpice 모의실험을 통해서 구하시오. (2) 실험회로 1 의 소오스 팔로워 회로의 입력 - 출력 전달 특성 곡선을 PSpice 를 이용해서 그리시오.

Part 3. MOSFET의 기본과 응용전자회로 실험 16 /16 Q & A