Bulk-Driven Floating-Gate Techniques 을 이용한 저전압 저전력 OTAs Low-voltage Low-power OTAs Using Bulk-Driven Floating-Gate Techniques 3 조 LOTA 강성기 ( ) 정민균 ( ) 한대덕 ( ) 캡스턴 디자인 계획서 인천대학교 공과대학 전 자 공 학 과
목차 1. 해당분야의 기술동향 2. 필요성 및 동기 · · · · · · · · · · · · · 3 Page (1) 1. 연구 내용 2. 연구 범위 3. 사양 · · · · · · · · · · · · · 5 Page (2) 참고문헌 · · · · · · · · · · · · · 19 Page (4) 1. 연구방법 2. 역할분담 3. 추진일정 · · · · · · · · · · · · · 16 Page (3)
1.1 해당분야의 기술 동향 현재 전자분야의 기술은 나노 기술로 접어들어 제품들이 더욱더 소형화 되면서도 높은 성능을 나타내고 있다. 즉, 적은 에너지로도 고효율의 성능을 제공하여 배터리 수명도 좋아지고 휴대성도 좋아진 것이다. 따라서 이에 대한 수요에 맞추기 위해 전자기기에 사용되는 Amplifier 는 저전압, 저전력이면서도 고효율의 성능을 갖추어 경쟁력을 가져야 한다.
1.2 필요성 및 동기 공정기술의 Scaled-down System 의 다기능화에 따라 IC 의 고집적화 휴대용 기기의 동작시간 증가에 대한 수요 증가 공정기술의 Scaled-down System 의 다기능화에 따라 IC 의 고집적화 휴대용 기기의 동작시간 증가에 대한 수요 증가 저전압, 저전력이면 서 고성능의 효율을 보이는 증폭기 필요 BD,FG, BD-QFG등의 기법을 사용하여 효율이 좋은 OTA를 설계 BD,FG, BD-QFG등의 기법을 사용하여 효율이 좋은 OTA를 설계
2.1 연구 내용 ( 선행연구 포함 ) OTA Bulk-Driven (Quasi) Floating Gate Gm Enhancement Sub-Threshold and Level-Shift and Rail-to-rail
OTA (Operational Transconductance Amplifier) 인가된 입력 전압을 Gm 에 비례하여 출력전류로 내보내 주는 증폭기 이상적인 OP-Amp 의 특성 입력저항 ∞∞ 출력저항 0∞ 이득 A = ∞Gm BW∞∞
아날로그 회로에서 공급전압을 줄이려면 V t 의 크기를 줄여야 한다. CMOS 동작 에 필요한 Vt 가 크다면 VDD 를 줄일 수가 없다. V t 컨트롤 하는 방법으로 Body effect 를 이용하는데 Body 로 전압을 인가하면 V BS 가 커져서 V t 가 작아지게 되고 Low Voltage 로 OTA 를 동작시킬 수 있게 된다. Bulk-Driven Techniques
따라서 ICMR 의 범위가 좋아지게 되어 저전압에서 Signal 을 확보할 수 있는 장 점이 있다. 하지만 트랜스컨덕턴스가 gm 보다 약 5 배정도 작은 gmb 가 되면서 Gain 과 BW 특성이 나빠지게 되는 문제점도 있다.
Bulk-Driven 을 사용했을 때 ICMR 의 범위가 넓어지는 장점과 gm 이 작은 단점을 보여주는 그래프이다. 이러한 단점을 보완하기 위해 Gm Enhancement Techniques 을 사용한다.
Gm Enhancement
Floating Gate 는 말 그대로 Gate 가 floating 되어있는 상태이다. Floating Gate 에 전하를 축적하면 MOS TR 의 게이트에 전압을 인가한 것과 동일한 효과를 발생하게 된다. 이렇게 축적된 전하는 메모리에 전원을 차단해도 데이터가 남게 되는 비 휘발성 기능을 수행 할 수 있게 된다. Floating Gate
Weak inversion 영역에서 낮은 VGS 때문에 Strong inversion 보다 소모전압이 작다. ID 가 전압에 지수함수적으로 증가하기 때문에 Gm 이 높다. Level shifter 는 입력전압의 DC Level 을 트렌지스터를 사용하여 원하는 출력 DC Level 값으로 조절해 준다. Sub-Threshold and Level-Shift
2.2 연구 범위 BD, FG, QFG-BD 의 회로를 이해하고 Gm enhancement, Folded-cascode, level shift, Rail-to-Rail 등의 기법을 적용하여 설계하고 3 개 회로를 비교하여 가장 성능이 뛰어난 회로를 선택하여 최종 DB 를 만든다.
2.3 사양 VDD 0.5~1V Gain 70dB 이상 B.W 1.3Khz UGF 4Mhz PM 65° 이상 ICMR 0~1V 이상 Vout Range 0.1 ~ 0.9V CMRR 70dB 이상 PSRR 70dB 이상 SR SR+ = 2.1M / SR- = 1.8M Current Consumption 60u 이하 Power Consumption 60u 이하 ※ 15-Low Voltage OTA Examples 참고
3.1 연구방법 1. 아날로그집적회로 수업과 OTA 에 관련된 논문 및 서적을 참고하여 이론 연구를 진행한다. 2. Xmanager, PSPICE 등의 tool 들을 사용하여 Schematic 과 Layout 을 진행한다. 3.3 가지 회로의 Simulation 결과를 비교 분석하고 최종 회로를 선정한다. 4. 제작된 실제 회로를 측정하여 동작여부 및 설계사양을 확인한다.
3.2 역할분담 BD-FG and BD-QFG with Folded- Cascode OTA (Example2) BD-FG and BD-QFG with Folded- Cascode OTA (Example2) 강성기
3.2 역할분담 tailless QFG based differential amplifier with high CMRR, rail to rail operation and enhanced slew rate (Example2) tailless QFG based differential amplifier with high CMRR, rail to rail operation and enhanced slew rate (Example2) 한대덕
3.2 역할분담 Bulk-Driven Input Stage and Gm Enhancement with Quasi-Floating- Gate OTA Bulk-Driven Input Stage and Gm Enhancement with Quasi-Floating- Gate OTA 정민균
3.3 추진일정 단계 STEP 1 주차 2 주차 3 주차 4 주차 공유 & 의사결정 3월3월 연구주제 Study 및 계획서 작성 정기미팅 주 2 회 ( 수, 금 ) 자료조사 및 공유 프로젝트 중간검토 최종 완성 3 개의 목표회로 설정 및 설계 시 작 각 회로 Schematic 보완 및 검증 기능 확정 4월4월 3 개 회로 비교 및 최종회로 선 정 최종 회로 보완 및 검증 5월5월 Layout 설계 및 검증 6월6월 최종 제출
4. 참고문헌 2006 A 0.8 V CMOS amplifier design C.Zhang, A.Srivastava, P.K.Ajmera M66Gc7YyF6rKM7J207Yq4&enc=utf8§ion=kin&rank=14&search_sort=0&spq=1&sp =2 15-Low Voltage OTA Examples Operation of Analog MOS Circuits in the weak or Moderate Inversion Region David J. Comer, Senior Member, IEEE, and Donald T. Comer 저전압 저전력 CMOS 복합 트랜스컨덕터 설계 이근호, 대한전자공학회, 전자공학회논문지