Syllabus(1/2) 1. Course Title : 고급 실험과 고급물리 실험 2. Course Description : 기본 전자학과 고체시료 준비 / 측정 3. Reference Books : 자료 제공, The Art of Electronics (by Horowitz) 4. Pre-requisite : 기초 전자학 5. 실험실 1) 기본전자학 : 24 동 114 호 2) 고체시료 준비와 측정 : 22 동 419 호 또는 해당 장비가 설치된 곳 6. Course Meetings 1) 조교와 1 주전에 약속한 시간 2) 학기 중간에 초청연사의 강의가 있을시에는 이메일로 통보

Syllabus(2/2) 7. 담당 교수 : 홍승훈 1) Office : (Phone : , 2) Office Hour : Wed 3:00PM~4:00PM 8. 도움을 받을 수 있는 분들 1) 담당조교 : 유하늘 ( , 2) 기본전자학실험 부조교 : 김정수 ( , 3) 물리과 실험시설 책임자 : 현기식 ( ,

주 ( 날짜 ) 제목내용 1 ~ 5 주 기본 전자학 ( 호 전자학 실험실, 화재경보기용 회로 제작과 특성측정 ) 1) 기본 전자학 교육 : Orientation, 조짜기, Labnote 작성법, BNC 만들기, 악어집게 만들기, Soldering Kit 사용 법, 내부저항 측정, BNC Transistor Circuits. 2) 개별 부품의 특성 측정 : input/output 저항, 흘릴수 있는 최대전류, 동작 특성 곡선 3) 회로제작 : 주어진 회로를 최소한 1 가지씩은 개선해야함. 4) 3D 프린터를 이용한 케이스 제작 : CAD 를 이용한 케이스 디자인, 3D 프린터를 이용한 케이스 제작 5) 화재경보회로 동작특성 측정 : input 범위, output 특성, 노이즈 특성 측정 6주6주 (Evaluation 1) 1) 랩 노트 평가 (20 점 ) 2) 발표 평가 (20 점 ) 6~15 고체시료 제작 및 분석 ( 대부분 22 동 419 호 고급물리실험실 ) 다음 중 최대 3 개 실험까지 선택가능 ( 아래의 리스트는 변동 가능. 실험 2 주차에 선택 ) [ 고급 전자학 ] 1) 고급 전자학 (Lock-in Amplifier and Oscilloscope) [ 미세 고체 시료 제작 및 측정 ] 2) 마이크로 전자회로 : Microfabrication (Spin Coating, Exposure, Baking, Developing), Thermal Evaporation, 표면처리 기술 (cleaning, stamping, 바이오 칩 표면처리, contact angle 측정, 형광현미경 ), 분석 (4-probe 를 이용 한 비저항 측정, IV, CV, AFM, SEM, 비저항값, 노이즈 특성 측정, 형광현미경 ) [ 고체시료 제작 및 측정 ] 3) X-ray Diffraction, 4) Hall Effect 5) 자기저항 효과 6) 자기 감수율 (magnetic susceptibility) 7) 패러데이 효과 강의 계획서 (1/2)

주 ( 날짜 ) 제목내용 6~15 고체시료 제작 및 분석 ( 대부분 22 동 419 호 고급물리실험실 ) 8) 1/f 노이즈 특성 분석 9) 초음파의 전달 10) 초음파에 의한 찬 빛 발생 11) 초전도 현상 12) 조셉슨 효과 13) 초전도 양자 간섭 장치 14) 열음향 효과 15) 바이오 칩을 이용한 바이오 분자간 상호작용 측정 ( 바이오 / 세포칩과 형광현미경 ) : stamping 으로 패터닝해 서 흡착 상수 계산, 세포를 생장해서 기판의 종류에따른 세포 흡착률 생장 특성 분석, Ca 이온 어세이 16) 세포막 내의 분자 운동 ( 형광현미경, FRAP 실험 ) 17) 레이저 분광학 또는 라만 ( 일부 구비 or 공동장비 ) 18) 핵자기 껴울림 (NMR) ( 일부 구비 ) 19) 전자스핀 껴울림 (EPR) ( 일부 구비 ) 20) 압전 현상 ( 일부 구비 ) 15 주 (Evaluation 3) 1) 랩노트 평가 (20 점 ) 2) 발표 평가 (40 점 ) 강의 계획서 (2/2)

수강 자격 제한 장기 연수, 학회 참석, 등의 사유로 4 주 이상 실험을 빠져야 할 경우 수강할 수 없음. 평가 (100 점 만점, 절대평가 ) 1. 개인별 랩 노트 평가 (40 점 =20 점 x2 회 ) 2. 발표 (60 점 =20 점 +40 점 ) 실험결과, 논문에 발표할 정도의 결과를 얻을 경우, 무조건 조전체 A+ 수행한 실험종목수가 얼마나 많은지는 평가기준이 아님 출석 : 1 주동안 무단으로 실험을 수행하지 않은 경우, 총점에서 10 점씩 감점, 3 주 무단으로 빠지면 F 랩 노트 복사 시 과목 전체 F 평가 방법 조편성 2~3 명씩 1 개조 3 월 11 일 수요일까지 담당 조교한테 이메일로 알려줄 것.

랩노트 작성법 내용 ) 날짜 실험주제 명 같이 실험한 사람들 그날 한 실험의 방법 및 조건을 기재. 실험 결과를 간략히 기재 ( 결과의 예를 프린트해서 붙일 것.) 결과에 대한 간단한 평가 Example) June 26, 2005 XRD Measurement (with Tom, Janet, Albert) 1.Measured XRD in Rm…. 2.…. 평가기준 ) 형식 ( 위의 항목들이 모두 있는지 ?): 8 점 내용의 우수성 ( 실험을 그대로 다시 하는데 필수적인 실험 조건들이 모두 기록되어 있는지 ?): 10 점 결과 해석에 있어서의 창의성 : 2 점

단위 DC 회로 V in (Input 신호, 회로가 읽는 신호 ) R in (Input 저항 ) V0V0 ( 회로가 내보 내려는 신호 ) V out (Output 신호, 회로가 실재로 밖에 내보내는 신호 ) R out (Output 저항 ) Thevenin’s Theorem

단위 회로 1 V1 in V1 0 R1 out 단위 회로 2 R2 in V0V0 R2 out R1 in V2 in ( 단위회로 1) 이 V1 0 라는 신호를 만들어서 ( 단위회로 2) 에 전달하려고 하나, 실 재로 ( 단위회로 2) 가 읽어 들이는 신호 V2 in 는 V2 in =V1 0 x R2 in / (R1 out + R2 in ) 단, R1 out << R2 in 이면, V2 in ~ V1 0 가 되어 신호가 제대로 전달된다. 따라서, 전압 신호가 제대로 전달되려면, input 저항은 가능한 한 크게 하고, output 저항은 작게 해야 한다. 대부분의 복잡한 회로들은 module 화 되어 있으며, 이런 module 설계의 기본 원리는 큰 input 저항과, 작은 output 저항이다. 보통 input 전류가 작을수록 input 저항이 크다. 보통 output 전류를 많이 끌어 낼 수 있는 회로 일수록 output 저항이 작다. 전압 신호 전달

Diode ( 참고자료 : The Art of Electronics by Horowitz) V F (Diode Voltage Drop~0.6V) I R (Leakage Current) V R(max) (Breakdown Voltage) Diode Structures: P-N Junction, Metal-Semiconductor Junction Diode Equation: Convenient Rules for Quick Analysis 1.Forward Bias: Conductor with R=0 and a voltage drop of V F ~ 0.6V 2.Reverse Bias, |V|<|V R(max) |: Insulator with a leakage current of I R. 3.Reverse Bias, |V|>|V R(max) |: 이 경우에도 망가지지 않고 작동하는 Zener diode 같 은 경우, conductor with R = 0 and a voltage drop of V R VFVF IRIR VRVR Forward Small Reverse Large Reverse

다이오드 특성의 예 순방향 -> 역방향 시간 Continuous mode operation 조건 순간 최대값

Bipolar Transistor (BJT) ( 참고자료 : The Art of Electronics by Horowitz) 1. 화살표 있는 부분이 Emitter 이고 forward bias 2.I E =I C + I B 3.V B ~ V E + V F (diode voltage drop~0.6V for npn) if |V B -V E |>|V F | 4.I C =h FE I B (h FE 또는  : current gain.) 5.Ebers Moll Equationcf.) Note) 1.I C, I B, V CE, power (I C V CE ), temperature, V BE, 등은 모두 최대값이 있다. 2.Input 저항이 작다. 3. 큰 전류를 흘릴 수 있다.

Maximum C-to-E voltage C-B 간의 capacitor Gain 이 1 로 떨어 지는 주파수 다음 슬라이드 왼쪽그래프 번호 (Figure 2.78) BJT 특성의 예 (1/2) (at)

collector current, Ic DC current gain, h FE Gain bandwidth product, f T collector current, Ic BJT 특성의 예 (2/2)

R1R1 R2R2 Assume V F =0.6V i) If V in = 5, V E =0, thus V B =0.6V I B = (V in -V B )/R 1 =(V in -0.6)/R 1 I C = h FE x I B = h FE (V in -0.6)/R 1 V out = 5 - R 2 x I C = 5 – R 2 x h FE x (V in -0.6)/R 1 위의 식으로 계산하면 V out 이 0 보 다 작은 매우 작은 값이 나온다. 그 러나, V out 의 최저치는 0 이므로, V out ~0 if h FE is very large ii) If V in = 0 I B = 0 I C =0 V out = 5V Inverter C B E

1.Gate 는 항상 reverse bias. 2.V T (threshold voltage)<0, V DS(sat) (saturation voltage) = V GS -V T 3.Transconductance g m 정의 : g m = i d /v gs 4. 동작특성 (I DSS : V GS = 0 일 때의 Saturation Drain Current I D(SAT) ) ( 참고 ) p-channel JFET 의 경우, GS->SG, DS->SD 등으로 polarity 만 바꿔서 식 사용 가능 n-Channel JFET 동작특성 영역조건 Approximate Circuit 동작특성 Cut-offV GS <V T Open CircuitI D =0 Linear ( 작은 V DS ) V GS > V T V DS < (V GS -V T ) 가변저항 Saturation ( 큰 V DS ) V GS > V T V DS > (V GS -V T ) 전류소스

JFET 특성의 예 1.BV GSS : Gate-Source breakdown voltage, Gate 에 이 전압 이상 걸어주면 breakdown 이 생겨 망가짐. 2.I DSS : V GS =0 일 때 saturation drain current I D(sat). 3.V GS(OFF), V P : pinch-off voltage, V T 를 의 미 4.C iss = C GS +C GD 5.C rss = C GD C GS : gate-source 간 capacitance C GD : gate-drain 간 capacitance

1.V T < 0 for n-JFET 2.V GS =0 > V T, (V GS -V T ) > 0 3.+V 가 높지 않으면, V DS < (V GS -V T ) 이기 때문에, 트랜 지스터는 저항 으로서 동작 4.(V DS > V GS -V T ) 이도록 +V 를 충분히 높이면, 전류 소스로 동작 JFET 회로의 예 : Current source

n-MOSFET 동작특성 1. V D >V S, V G >V S (Gate 에 oxide 막이 있어서, 원칙적으로 gate 전류는 0.) 2. V T > 0, V DS(sat) =V GS -V T 영역조건 Approximate Circuit 동작특성 Cut-offV GS <V T Open CircuitI D =0 Linear ( 작은 V DS ) V GS > V T V DS < (V GS -V T ) 가변저항 Saturation ( 큰 V DS ) V GS > V T V DS > (V GS -V T ) 전류소스 3. p-MOSFET 의 경우, GS->SG, DS->SD 등으로 polarity 만 바꿔서 식 사용 가능

MOSFET 특성의 예 1.R DS(on) : 트랜지스터가 켜졌을 때 drain-source 저항 2.V GS(th) : threshold gate voltage V T 3.I D(on) : 트랜지스터가 켜졌을 때 drain current ( 이전 슬라이드의 식 참조 ) 4.C rss = C GD (gate-drain 간 capacitance) 5.BV DS : drain-source breakdown voltage 6.BV GS : gate-source breakdown voltage 7.I GSS : gate leakage current

Switches MOSFET analog switch. S D G FET on (Linear) FET off - 15V (V GS >V T ) : Linear, R ~ 1/(V GS -V T )) - Ground (V GS <V T ) : Cut off S D G

InputOutput 장점단점 BJTIBIB ICIC 많은 전류를 흐를 수 있다. Input 과 output 의 신호의 polarity 가 같아서 다음 단계 회로 연결이 용이. 주로 high power 회로에 많이 응용. base 전류가 많아 power 소모가 크다 JFETVGVG I DS 많은 전류를 흐를 수 있다. 낮은 gate 전류 높은 input 저항 Constant current source 등에 응용 Input 와 output 의 polarity 가 달라서 다음 단계 회로 연결이 불편. MOSFETVGVG I DS 원칙적으로 gate 전류는 0. gate power dissipation 이 없음. input 저항 무한대 컴퓨터 논리 회로에 응용 흘릴 수 있는 전류 용량이 상대적으로 낮다. Transistors 비교 정리

트랜지스터 요약 1.npn BJT Digital 회로 특성 영역조건 Approximate Circuit OffCut-offV GS <V T Open Circuit On Linear ( 작은 V DS ) V GS > V T V DS < (V GS -V T ) 가변저항 Saturation ( 큰 V DS ) V GS > V T V DS > (V GS -V T ) 전류소스 2. n-channel FET 1) I E =I C + I B 2) V B ~ V E + V F (diode voltage drop) if |V B -V E |>|V F | 3) I C =h FE I B (h FE 또는  : current gain.) n-JFET n-MOSFET npn BJT ( 참고 ) pnp BJT 또는 p-channel FET 의 경우 polarity 만 반대로

Open Loop Application: Comparator ( 비교기 ) V out =gain*(V in(+) - V in(-) ) 단, V out 의 변화는 -15 와 15 사이로 제한됨. V in(-) V in(+)

Feedback Circuit with Amplifier

Negative Feedback Circuit using OP-Amp (Note) -Negative Feedback Circuit : output voltage V out 을 저항 등 passive component 를 통해서 V in(-) 단자로 연결 - Negative feedback 이 걸렸기에, V in(+) ~ V in(-) 일 때까지 V out 이 변함 A OL

1) Open Loop 회로 동작특성 V out = A OL x (V in(+) – V in(-) ) - A OL : open loop voltage gain (>10000) - V EE < V out <V CC 2) Negative Feedback 회로 (V out → V in(-) ) 에서의 동작특성 (Rule 1) 두 input 단자간의 전압차는 0 : V in(+) = V in(-) (Rule 2) Input 단자로는 전류가 전혀 흐르지 않는다. (Rule 3) input 단자 : Z in (input impedance)~ infinite, output 단자 : Z out (output impedance) ~ 0 - ( 주의 ) a) 실재 칩에서는, OP Amp 마다 input 단자간 전압이 약간 다를 수 있고 (V offset ), input 단자로 약간의 전류가 흐를 수 있다 (I offset ). b) 실질적으로는 Output 으로 흐를 수 있는 최대 전류가 있다. c) input 저항이 매우 크고, output 저항이 작기에 analog 회로를 단계별로 만들어서 계속 연 결할 때 가장 편함. output Input OP-AMP 회로를 위한 golden rule V in(-) V in(+) V out

Inverting Amplifier ( 반전증폭기 ) V A = V B = 0 : Rule 1 I = (V in -0)/R 1 = V in /R 1 V out = 0-I x R 2 =-(R 2 /R 1 )V in

16 ~ 19 V (9 V battery 2ea) On/Off Switch Buzzer LED SN74HC14 LM358N Sensor Adjustable Resistor (1.15 R sensor  200  100  F 10  F V 16 ~ 19 V USB Connector 저항 변화식 화제 경보기 회로도

16 ~ 19 V (9 V battery 2ea) On/Off Switch Buzzer LED SN74HC14 LM358N Sensor Adjustable Resistor (1.15 R sensor  200  100  F 10  F V 16 ~ 19 V USB Connector 저항 변화식 화제 경보기 회로도 o i o i o OP Amp 를 이용한 비반전 증폭기 (x2) i Schmitt Trigger (If V1 < (V14+V7)/ 2, V2=V7 If V1 > (V14+V7)/ 2, V2=V14) i io ii o o 780X : X volt regulartor (V2: ground, V1: 일정전압이상의 전압 )

센서 경보기 제작에 필요한 재료 Type 상품명개수 가변저항 Hongxing H3296W Series-2MΩ2 저항 200  2 전해질 캐패시터 50V, 10  F 1 전해질 캐패시터 50V, 100  F 1 LED LED 멀티 5 색 1 부저 GEC09D1 정전압 레귤레이터 정전압 레귤레이터 정전압 레귤레이터 슈미트 트리거 SN74HC141 op-ampLM358N1 스위치 Toggle 2 단 3P WTS-3203S 1 USB 컨넥터 DS1097-W1 USB 컨넥터 DS1095-W1 PCB 기판 A1-50X50- 양면 1

8~10 V (9 V battery 1ea) On/Off Switch Buzzer LED R4304 ( 바이메탈 ) 바이메탈식 화재 경보기 회로도