200310172 임진수 200324367 이현철. 회로 설계 과정 합성 ?  합성 도구가 주어진 HDL 코드를 Library 에 맞춰 회로로 변경시켜주는 과정  모든 코드가 합성되는 것은 아니다 !

Slides:



Advertisements
Similar presentations
Embedded System 2009 년 11 월 16 일 Embedded Computer1 ● Hardware 와 Software 가 조합되어 특정한 복적을 수행하는 시스템 ● 특정한 기능을 수행하도록 Micro Processor 와 I/O Device 를 내장하며,
Advertisements

2 3 t h K o r e a O p e r a t i n g S y s t e m S e m i n a r 8259A 를 아는가 ??? 2 3 t h K o r e a O p e r a t i n g S y s t e m S e m i n a r.
PE 로 Windows 7/8 운영체제 만들기 4 조 : 박 성 진. 1.PE로 부팅 합니다. 1) Windows7 PE CD 를 삽입 합니다. 2) BISO 설정에서 부팅순서를 CD-ROM 또는 USB 를 1 순위로 올려준다. 3) 부팅이 될 때 까지 기 달려요.
지하철 안내 앱 소개 제작자 : 손성준 P.S 이 사진은 내용과 관계없음을 명백히 알립니다.( 솔직히 전기동차라는 공통점이 있긴 하지만 ) 그리고 본인이 촬영하였음을 알립니다.
디지털시스템실험 2주차 고려대학교 전기전자전파공학부.
VHDL 프로그램은 비동기 Reset을 갖는 D 플립플롭을 구현한 것이다
DB 프로그래밍 학기.
DB 프로그래밍 학기.
ASIC의 개요 ASIC(Application Specific Integrated Circuit) 특정 용도 주문형 집적회로
디지털 시계 설계.
UNIT 15 Timer & Watch Dog 로봇 SW 교육원 조용수.
Report #2 - Solution 문제 #1: 다음과 같이 프로그램을 작성하라.
조합 논리회로 설계 및 검증 Sun, Hye-Seung.
가산기 설계.
제7강 학습 내용 주소지정 방식의 예 값 즉시 지정 방식과 실행 예 레지스터 직접지정 방식 메모리 직접지정 방식과 실행 예
Install & Simulation VLSI 시스템 설계
Multiplexer 설계.
임베디드 하드웨어 Lecture #6.
Verilog HDL 이론.
디지털 시스템 설계(3).
VHDL Description D-latch C=1 일 때 Q 는 D의 입력 값 이 전달된다.
Chap. 18 라인 트레이서의 설계 라인 트레이서 바닥에 그려진 선을 따라가는 로봇을 의미 라인 트레이서 구성도
어셈블리 문법 보강 4월 10일.
순차회로 모델링 Sun, Hye-Seung.
Windows 8 Ksystem G&I 설치.
Ubiquitous Computing Practice - Part I (Installation) -
존슨카운터의 동작을 설명·설계할 수 있다 링카운터의 동작을 설명·설계할 수 있다
조합논리회로 모델링 Sun, Hye-Seung.
순차 회로 설계 및 검증 Sun, Hye-Seung.
11장. 포인터 01_ 포인터의 기본 02_ 포인터와 Const.
컴퓨터 응용과 3학년 1반 조장 김영조 조원 구본건 , 임선택
FSM 설계.
DK-128 실습 EEPROM 제어 아이티즌 기술연구소
Flip-Flop 설계.
오브젝트 하드웨어 기술 언어 IT CookBook, VHDL을 이용한 디지털 회로 입문.
자바 설치 매뉴얼 1. 실행중인 모든 프로그램을 종료한다. 2. 설치된 자바를 모두 제거한다.
자바 설치 매뉴얼 1. 실행중인 모든 프로그램을 종료한다. 2. 설치된 자바를 모두 제거한다.
VHDL Mealy and Moore model
프로그래밍 개요
어서와 C언어는 처음이지 제14장.
박성진 컴퓨터 프로그래밍 기초 [09] 배열 part 1 박성진
UNIT 07 Memory Map 로봇 SW 교육원 조용수.
설치 환경 □ 운영체제 버전 : CentOS Linux 7.2 □ 리눅스 커널 버전 :
Fax Installation Setting
논리회로 및 실험 조합논리회로 (1) - Adder
Moving Control in Web using Ajax Toolkit
V드라이브 접근 불가 문제현상: 협업자료 상세보기 내 [선택 다운] 혹은 [전체 다운] 버튼 클릭
논리회로 설계 및 실험 6주차.
가산기 설계.
자바 5.0 프로그래밍.
ARM Development Suite v1.2
메모리 타입 분석을 통한 안전하고 효율적인 메모리 재사용
GM7 PLC 모니터링 프로그램 한국 폴리텍 항공대학 항공정보통신과 송 승 일.
법령안편집기 연결버튼 표시가 안 될 경우 정부입법지원센터( 입안 및 심사안을 진행시
DK-128 개발환경 설정 아이티즌 기술연구소
4장. 데이터 표현 방식의 이해. 4장. 데이터 표현 방식의 이해 4-1 컴퓨터의 데이터 표현 진법에 대한 이해 n 진수 표현 방식 : n개의 문자를 이용해서 데이터를 표현 그림 4-1.
[알파코스] 네 번째 왜 그리고 어떻게 기도해야 하는가?.
DK-128 직렬통신 실습 아이티즌 기술연구소
여러 가지 집의 같은 점과 다른 점 비교하기 슬기로운 생활 2학년 1학기
ARM Development Suite v1.2
논리회로 설계 및 실험 4주차.
TVM ver 최종보고서
AdcRead API 함수 분석 마이크로프로세서.
IPC 펌웨어 업그레이드 방법 안내 ** 반드시 IPC를 NVR POE 포트 연결 전에 작업 하시기 바랍니다. IPC를 NVR POE 포트에 연결 하실 경우 IP 대역폭을 마추셔야 하는 작업이 필요합니다. **
1. 지역변수와 전역변수 2. auto, register 3. static,extern 4. 도움말 사용법
임베디드 하드웨어 Lecture #6.
VHDL 응용 Lecture #10.
ARM Development Suite v1.2
디 코 더 n비트의 2진 코드를 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로
POS 헬프데스크 MSDE 버전 간단 DB 이관 방법.
Presentation transcript:

임진수 이현철

회로 설계 과정

합성 ?  합성 도구가 주어진 HDL 코드를 Library 에 맞춰 회로로 변경시켜주는 과정  모든 코드가 합성되는 것은 아니다 !

합성 불가능한 설계 & 코드  Initial Block(init begin.... end)  Delay(#40)  20’bx..x + 20’bx...x .....  합성이 불가능하거나 합성 되더라도 잘못된 결과를 보일 수 있다. RTL Simulation ≠ Gate-Level Simulation

 Control unit 과 Datapath 의 연결 모습 합성 결과 ~ Schematic

RTL Simulation  Bubble sort 진행 및 결과

Gate-Level Simulation  Bubble sort 진행

합성 시 발생한 경고  무시해도 좋은 경고  예 1) 값의 초기화에 관한 경고  예 2) 사용되지 않는 PORT 의 제거에 관한 경고  이 경우는 고려를 해야함  심각한 문제에 대한 경고  예 1 ) Latch 발생 경고 : 의도하지 않은 구조  예 2) Input 이 사용되지 않음 : 구조상의 문제

Flip-flop : 잘못된 구조  module FF( Input, Reset, CLK, Output );  input Input, Reset;, CLK;  output Output; reg Output;  reg PS, NS;  Reset ) begin  PS = 0;  NS = 0;  end  posedge CLK )  PS <= NS;  Input )  NS = Input;  PS )  Output = PS;

Flip-flop 설계 변경  module FF( Input, Reset, CLK, Output );// 동기식 Reset FF  input Input, Reset, CLK;  output Output;  reg PS, NS;  assign Output = PS;  posedge CLK )  begin  if( Reset == 1'b1 )  PS <= 0;  else  PS <= NS;  end  Input )  NS = Input;

MUX 설계 : Sensitivity 누락  module MUX(  Input1, Input2, Select,  Output  );  input Input1;  input Input2;  input Select;  output Output; reg Output;  Input1, Input2 )  begin  if( Select == 1'b1 )  Output = Input1;  else  Output = Input2;  end

조건문 설계 : else, default 누락  module MUX( Input1, Input2, Select, Output );  input Input1, Input2, Select;  output Output; reg Output;  Input1, Input2, Select )  begin  if( Select == 1'b1 )  Output = Input1;  end

MUX 의 정상적인 구조  module MUX(  Input1, Input2, Select,  Output  );  input Input1;  input Input2;  input Select;  output Output; reg Output;  Input1, Input2, Select )  begin  if( Select == 1'b1 )  Output = Input1;  else  Output = Input2;  end

설계 정리 후 잔여 경고

 Xst:647 – ALU 의 연산 결과로 나오는 Z, DC, C 중 CU 에서 쓰이는 것은 Z 만이었기에 발생한 경고. 추후 명령어 확장을 고려하여 방치  Xst : 653 – Program memory 에 assembly code 를 넣고 남은 공간에 대해서 초기화를 시키지 않아서 발생한 경고. For 루프등으로 초기화시키면 되지만 동작상 연관이 없어서 방치

 Xst : 646 – CU 의 상태전이 때, 잘못된 상태일 경우에 대한 경고값으로 설계한 후, 현재 사 용은 하지 않으나 동작에 문제가 없으며 RTL simulation 시에 도움이 되므로 방치  Xst : 1710, 1895 – 초기값을 비롯하여 항상 0 또는 1 의 값만이 들어와서 해당 FF 를 삭제하 고 상수 0 또는 1 로 변경한다는 경고. 현재 안 쓰이는 Status 인지라 방치

Fit 작업 중 발생한 문제  Behavioral Simulation 의 동작을 확인하고 Post-fit Simulation 을 위해 Fit 작업 수행 중 발생한 문제  macrocell : 레지스터, 입력 그리고 출력 포트등 에 할당  macrocell 부족 : 설계의 변경 또는 칩의 변경이 필요

다른 방식을 시도하는 경우  다음의 알림을 해결하고자 할때는 xilinx – download 에 있는 XE 버전 library 를 다운받아 설치하면 된다고 함

Clock skew  합성에는 문제를 일으키지 않지만 동작 시 치명적 인 문제를 발생시키는 것 중 하나  다음과 같은 설계 구조에서 발생 module....(); wire CLOCK; assign CLOCK = CLK & POWER; ControlUnit CU(....., POWER, CLK,.... ); Datapath DP(...., CLOCK, ); endmodule

Clock skew 로 인한 결과