Chapter 4 Digital Electronics and Computers - Chemical data are encoded in digital, analog, or time domain. Digital signal : binary digit or bits LSB. MSB

Analog and Digital Signals: Chemical data: encoded in Digital, Analog, or time domains. -The made of operation of digit circuit is switching between HI and LO. TTL : transistor - transistor logic, CMO : Complementary metal -Oxide semiconductor logic. Counters. -Some Other Digital Electronic Components. Scales, clocks Digital to Analog converters (DAC) → Weighted – resistor and ladder- resister network. Analog to Digital converters (ADS)  Successive approximation, Dual slop integration, and Flash A/DC

Introduction to Microcomputers   * Keneth H. Olson (1963) : ‘Boston 근처 개인차고에서’Digital Equipment Corporation (DEC) 설립하여”programmed data processor, Model 8 (PDP-8) 소형 전신기 판매. 12 - bit word 사용 : 약 5만＄ * Data General Corporation 설립 (DEC로 부터 기원), 1969년 NOVA Minicomputer(8천＄) 판매. * Robert Noyce & Gordon Moore, et al.: 1968년 Intel 설립 - 1970년 Fairchild 에서 256-bit RAM 발표 - 1970년 말 Intel 1K (1024)-bit RAM * 일본의 Bussicom Co. 가 Intel에 계산기에 사용 할 소자 개발 의뢰 → 1970년 말 2250개의 Tr. 집적한 4004 microprocessor 개발 ( 4 bit words, 2K ROM, 320 bit RAM)

Data point Corporation (Texas, San Antonio) 이 Texas Instrument 와 Intel 에 MP 개발 의뢰 → Intel에서 8008제작, (1972.4월): Data point에서 거절 (속도 문제로) - Intel에서 시판 - 8080 ; 거의 완벽한 MP의 성능 64K byte 만큼의 기억 용량 Intel CPU (MP) 가 4-5년간 시장 독점 Zilog Co. (8080 개발 참여자가 모여서 설립) → Z80 Motorola (1974) 6800개발 발표 MOS Technology: Motorola 6800 개발팀 중 수명이 참석 → 6500 계통의 MP 판매. - Jonathan A. Titus (분석화학전공, Verginia Polytechnic Institute) → 8008를 사용한 최초의 전산기(Mark 8)제작 (Popular Electronics 에 투고 거절후 Radio Electronics 에 처음 기사로 출현) MITS (Micro Instrumentation and Telemetry Systems) : New Mexico 주 Albuquerque 의 Edward Roberts-8080를 사용한 Altair 8800 소형 전산기 제작 성공 → Popular Electronics에 1975. 1월 호에 게재, (Altair 8800: 650$ 판매)

- Harvard 대학의 Paul Allen 이 Gates와 BASIC interpreter 작성 - Gates & Allen 이 Microsoft Corporation 설립 후 MS BASIC 판매 Home brew computer Club: Menlo Park 에서 모임 (Stephen G. Wozniak, Steven P. Jobs 참가) Wozniak이 MOS Tech. 의 6502를 상용한 소형 전산기 개발 → APPLE Ⅰ (Jobs가 500$ 판매 ), 다음해인 1977년 APPLE Ⅱ 시판 Open architecture : ex) APPLE Ⅰ Closed architecture : ex) Texas Instruments 1981년 8088를 사용한 IBM PC 시판 ---------.

5. 전산기 연결에 사용되는 논리 회로들 Gate ← SSI (Small Scale Integrated Circuit) ↓ Flip-flop ← MSI (Medium Scale Integrated Circuit) 기억소자 ← LSI ( Large Scale Integrated Circuit) MP ← VLSI (Very Large Scale Integrated Circuit)  

4A Analog and digital signals 4B Counting and arithmetic with binary numbers 4B-1 The binary Number System Decimal system: the coefficient of some power of 10 3076 -> 3000 + 0000 + 0070 +0006 Binary system: : the coefficient of some power of 2 4B-2 Conversion of Binary and Decimal Numbers Example 4-1. Convert 101011 in the binary system to a decimal number. -> 43 1x 25 + 0 x 24 + 1 x 23 + 0 x 22 + 1 x 21 + 1 x 20 = 43 Example 4-2. Convert 710 to a binary number.

십진법→이진법 :십진법의 수를 계속 2로 더 이상 나누어지지 않을 때 까지 나눈 다음 그 나머지를 거꾸로 모은다 (몫) (나머지) 116 ÷ 2 = 58 0 58 ÷ 2 = 29 0 29 ÷ 2 = 14 1 14 ÷ 2 = 7 0 7 ÷ 2 = 3 1 3 ÷ 2 = 1 1 1 ÷ 2 = 0 1 1110100 → 각 자리의 숫자는 bit 7bit

4B-3 Binary Arithmetic Example 4-3. Perform the following calculations with binary arithmetic: (a) 7+3, (b) 19+6, (c) 7X3, and (d) 22 X5. 4B-4 Binary-Coded-Decimal Scheme

전산기에 필요한 수학   Binary numbers 10진법 : 7832.52 = 7X103 + 8X102 + 3X101 + 2X100 + 5X10-1 + 2X10-2 most significant digit [MSD] least significant digit [LSD] 10진법에서 가장 큰 수 10-1=9 2진법 : 가장 큰 수 2-1 =1, 0과 1로 모든 크기 표시, 2n으로 나타내는 자리로서 모든 수를 표시. 110101.01 = 53.25  1X25 + 1X24 + 0X23 + 1X22 + 0X21 + 1X20 + 0X2-1 + 1X2-2

digit, MSD, LSD 8개의 switch 로 동시 취급 가능한 수 0000 00002 = 010, 1111 11112 = 25510 8bit의 MP가 취급 가능한 수는 0과 255 : 8bit ( 1 byte) 를 두 개로 나누어 사용 이 때 4bit를 nibble. 16개의 번지 신호를 내는 선 (address line) →각각이 0.1를 표시하므로 216 = 65,536 만큼의 번지 구분이 가능 kilo → 1000, 전산기 210 = 1024 ⇒1K 65536 = 64K 2진법 대신 programming 을 편하게 하기 위해 8진법과 16진법 사용 73653.158 = 7X84 + 3X83 + 6X82 + 5X81 + 3X80 + 1X10-1 + 5X8-2 십진법 30635.70312510

10진법 → 8진법 16진법 : 0-9 는 숫자 10~15 는 A B C D E F 를 사용 279 ÷ 8 = 34 7 34 ÷ 8 = 4 2 4 ÷ 8 = 0 4 4278 16진법 : 0-9 는 숫자 10~15 는 A B C D E F 를 사용 1016 = 10진법의 16 각 자리는 16n 30916→3X162 + D(=13)X161 + 9X160 FFFF16→65.536 5049710→16진법으로 50497 ÷ 16 = 3156 1 3156 ÷ 16 = 197 4 197 ÷ 16 = 12 5 12 ÷ 16 = 0 12 ⇒C54116 

초기 전산기 → 8진법 다음으로 → 16개의 key 1010 10012 1100 01012 ＄A9 ＄C5 169 197 6502의 accumulator 에 BC5를 load 라 하는 명령 LDA # ＄C5 assembler 라는 프로그램을 통해 MP가 알수 없는 2진법으로 변환. ALU 작동원리 : 2진법과 16진법 수의계산 ex) ＄9D5 +)＄10F9 ＄1ACE ＄D + ＄F = ＄IC

ex) 10112 110101 +) 11012 -)100111 11000 001110 476 1000 - 197 - 197 279 803 ← 197의 10의 보수 476 +)803 1279 - 1000 = 279 476에 197의 10의 보수를 더하고 올림만 제거하여 같은 결과 9의 보수에 계산 후 +1 ☆ ALU의 설계가 보수를 사용한 더하기로 뺄샘을 함. 2진법에서 1의 보수는 십진법에서 9의 보수와 동일

11111111 -) 11011011 ⇒ inverter를 사용하여 on/off 상태를 반대로 하면 됨. 00100100 ⇒ 위의 계산에서 나온 올림을 LSB에 더하기 하면 빼기가 됨. 11010101 -) 01011011 → 1의 보수 10100100   +) 10100100 101111001 +) 1 " end - around carry " 101111010

MP에서 +- 의 부호 처리 8bit에서 소자가 취급 가능한 숫자 0-255 “MSB 를 sign bit으로 사용” 하기로 약속 MSB가 0 → + 1 → - 는 ← 2의 보수로 표시. 0 111 1111 → +127 1 000 0000 → -128 음수는 그의 보수로 표시 따라서 8-bit MP 에서는 -128 ~ +127 까지 취급. 256개 16-bit MP - 32768 ~ 32767 까지 32-bit MP -2.15X109 ~ 2.15X109까지 수치처리기 ⇒ 수치 계산을 위한 처리기를 MP 내부에 장치 

4C. Basic digital circuit components Signal -> shaper (remove small backgrounds and to rectangular pulse) -> gate (precise t) -> counter ( BCD output) -> a decimal number readout. Fig 4-2 A counter for determining voltage pulses per second.

4C-1 Signal shapers A voltage comparator convert the input signal (from a transducer per unit of time) to the square waveform that have the same frequency as the input signal (as shown in Figure4-3.) Logic levels: +, - limit of comparator. (0V: LO logic level, 5 V:HI logic level). - Discriminator: comparator used for signal shaping. ex) LM311, etc.

Fig 4-3 A signal shaper: (a) circuit, (b) input signal, (c) output signal.

4C-2 Binary and BCD counters A series of binary circuits to count electrical pulses. (2n states) ① Signal shapers ; input - sw. output. ② Binary counter; JK flip- flop (SSI): change output levels whenever signal changes from logic level 1 to 0 (no change from 0 to 1) ③ Decimal Counting. Signal Sampling Amplification 2) Both line - frequency and high -frequency noise should be filtered out before sampling or spurious frequencies will be digitized. Sample and Hold system: consist of 1) op - amp 1 2) a FET switch 3) capacitor 4) op - amp 2 The acquisition time of the sample and hold modules defines the minimum sampling time that will ensure an output of given accuracy.

4C-3 Counting Measurements Signals in pulse are counted within boundary condition (clock time, t): it measures the number of pulses per unit time (frequency).

4C-4 Scalers - The process of reducing a count by a known fraction is called scaling and the scaler is introduced between the signal source and the counter. The decade counting unit (DCU) produces one carry pulse on the 10th count. -> it is fed to the next decade counting. - 1 MHz input to DCU -> 100 kHz out put. DCU can be cascaded to reduce the input frequency by exact multiples of 10. <- scaling

Fig 4-5 in Precision clock circuit.

4C-5 Clocks Many digital applications require that a highly reproducible and accurately known frequency source be used in conjunction with the measurement of time.   Quartz crystals :(piezoelectric effect): Clock can be constructed with precise temperature controller and crystal oscillators.

4C-6 Digital-to-Analog Converters DAC: 1) Weighted-resistor ladder network v DAC = - Vref ( D/1 + C/2 + B/4 + A/8) - Vref (=5V) x ( 8/R(D) + 8/R(C)+ 8/R(B) + 8/R(A)) Fig 4-6 A 4-bit digital-to-analog converter (DAC).

4C-7 Analog-To-Digital Converters (A/DCs) 1) Staircase ADC, 2) the successive-approximation ADC Type : ① compare charges → voltage-to-frequency convertor ② compare voltage ③ flash converter. Figure 4-7. A staircase ADC.

The output of the DAC (in mV) is compared with the unknown input vi by the comparator: 1) two voltage become identical within the resolution of the DAC, the comparator changes state (HI to LO). 2) The count N then corresponds to the input voltage in unit of mV. The time of conversion is tc =N tp Voltage to frequency convert, converter of the frequency type. 1)Output voltage of integrator. Vo will be compared continuously with a ref. voltage Vref by a comparator. 2)The pulse generator can produce pulses containing a small, fixed amount of charge repeated. Vo > Vref일 때 acting. (switched capacitor converter)  

(2) Dual slope integration A/DC → digital voltmeter → GC. chromatograph output 등에 사용 1) Reset signal 발생 → capacitor의 SW2 를 close 하여 discharge. → count 을 O. (SW2 는 integrator 의 SW) 2) SW2 open → imput Vx에 연결 하면서 counter 시작. → integrator 의 capacitor E 에 charging → output voltage 3) Counter 가 roll - over 을 일으키면 t = T. (fixed time) SW1(Vx단자)대신 - Vref를 연결하여 pulse 을 counter. Vref의 경우 Vx와 부호 반대로 integrator의 capacitor 가 discharge.  

 1) Most significant bit → 1 나머지 0 → O/AC 에 입력 → compactor output read → output 이 t 이면 Vin 이 MSB 보다 크며 MSB 을 1로 고정. → 계속 다른 bit 에 대해서 comparative →☆ SA A/DC 의 contently time 은 clock cycle 이 bit 를 곱한 것과 같다. (1~100ns ) (4) Flash convert (~50ns) A/DC 8 - bit A/DC에서 255개의 comparator 가 일어서 8 - bit 으로 표시 가능한 모든 경우를 한꺼번에 비교.  

(3) The voltage - comparison type Successive approximation converter 1. Begin with a guess of one half of full range. 2. If too large, drop guess. 3. If too small, retain guess. 4. Add half of previous increment. 5. Repeat step 2through 4 until finished.

Fig 4-9 Three methods of using computers for analytical measurements: off-line, on-line, and in-line.

Fig 4-10 Basic components of the digital computer, including peripheral devices.

3.4 실제 논리 회로의 선정   RTL (Resistor – Transistor Logic) DTL (Diode ‐ Transistor Logic) TTL (Transistor ‐ Transistor Logic) ECL (Emitter – Coupled Logic) CMOS (Complementary Metal Oxide Semiconductor) TTL의 경우 : BJT사용으로 전력소모 大 단, 속도 역시 大 MOSFET : BJT에 비례 수위치 소도는 느리나 고밀도 회로가 有能하여 전력소모가 적다. TTL gate : 7400계열 : Texas Instruments MOSFET gate: 4000, 74C00 or 74HC00: RCA Gate 선택 기준 : 1) 소자의 속도 2) 전력 소모량 3) 가격 4) 펼침도 (fan out) 5) 구입성 (availability)

1. 소자의 속도: NAND gate 또는 convert의 신호 전달 지연 (propagation delay)라는 숫자로 표시 Input : square wave NAND gate or invert 의 경우 input signal 이 ‘0’ 에서 ‘1’로 전체의 50%에 달한 시점에서 출력신호가 ‘1’의 상태에서 ‘0’의 상태로 50% 전달된 점까지의 시간을 ns(10‐9)로 나타난 수   2. 전력 소모량: 그 회로의 gate 출력 중 반은 ‘1’이고 나머지 반은 ‘0’일 때의 전력 소모량을 mW로 표시한 값. 전력 소모 大 → 큰 전력원과 많은 열이 발생 3. 가격 4. 펼침도 (fan out): 어떤 gate의 출력 하나를 몇 개의 입력원으로 사용 가능한가? Ex) 7400 NAND gate의 output 16mA, input은 1.6mA라면 10개의 입력신호가 가능. 그때 fan out=10 CMOS의 경우 이 값이 매우 큼 5. Availability: TTL (7400), CMOS (4000)

3.5. 논리회로의 응용: 어떤 신호를 원할 때만 내어 보낼 때. AND gate 사용. 전산기에 어떤 장치 또는 기억 소자를 연결할 떄 그 번지를 해독하는 수단. Invert 또는 NAND gate 를 사용하여 LED 또는 백열전구 같은 표시 장치를 전산기를 사용하여 on/off 할 때. Binary adder 로 사용: XOR 에서는 더한 결과를, AND gate 에서는 A.B가 1일 떄만 carry 할 때, 등등

3.6 flip ‐ flop Resister, memory, latch 및 counter에 사용 종류: SR (set‐reset) FF D type FF JK type FF *낮은 상태의 입력이 올 경우 출력 Q는 PR 경우 1, CLR경우 0의 상태로 돌아간 후, 다음에 들어오는 CK맥박이 0 → 1 될 때 입력 D의 상태에 따라 출력이 결정. CK input 쪽의 〉표시 : CK pulse의 positive edge 즉, ↑ 전이 시 작동함. 이 pulse의 수를 court하면 시간을 알 수 있음. Positive edge triggered. 이 경우 Q의 입력에서 1를 제거해도 CK pulse중 ↑ 신호가 들어 올 때 까지는 그 전기 즉, ‘1’의 상태에 머물게 됨 (신호를 기억) 즉, D input이 low일 때 CK pulse가 ↑ 이면 Q의 내용은 어떤 상태로 있었던 ‘0’으로 바뀜  

*7475 quad latch (D형 FF) ⇒ D로 들어온 date를 억지로 기억시키는 FF PR과 CVR에 5V input, CK 입력을 모두 묶어서 모두 enable선이라 부름.   *JK FF ; 내부에 2개의 FF이 연결 됨. 앞의 FF이 그 뒤의 FF의 출력을 결정함. JK주종 FF (JK Master – Slave FF) J, K FF의 J, K 입력은 출력을 ‘1’or ‘0’로 정해 주는 역할. → down pulse 일 때 sw를 CK맥박이 down 일 때 마다 ‘켰다 껐다’ 하는 것과 같다 ⇒ toggle Negative edge triggered JK FF는 CK맥박수를 세는데 주로 사용

3.7 flip – flop 의 응용 3.7.1 register, memory, latch → 어떤 bit의 값을 일정한 기간동안 기억 General purpose register ALU에 직접 연결 : D형 FF의 CK 입력을 enable line에 연결시킨 것. latch : MP와 외부의 연결을 가능케 함 74LS273 octal D type latch 1.3 Memory -static memory : integration density 小 -dynamic memory

3.7.2 Counter Up‐counter : JK FF를 사용하여 제작 그림 3.18 74107 JK FF, 3bit counter ‐ J and K 입력을 모두 ‘1’로 유지할 때만 CK맥박이 내려 뛸 때마다 출력 Q1의 상태가 바뀜 (toggle) ‐ 모든 출력을 Q1 ~ Q3를 ‘0’으로 한 다음에 시작해야 하므로 count 시작 전에 CLR 맥박을 넣어줌. Q2는 Q1 맥박의 크기의 2배. Q3는 Q2의 2배 9번째 pulse에서 000가 됨 ← rollover 2³‐1 까지 count 가능 FF 8개 만든 count는 0‐255까지 count. 12 bit → 4095까지 ex) A/DC 중 어떤 종류는 16.667ms 입력신호를 동일 적용 이 때 12‐bit ADC이면 count도 12‐bit 즉 16.667ms/4096 → 4.069μs의 주기를 갖는 CK pulse를 Counter의 CK 입력에 연결하면 정확히 16.667ms가 되면 rollover가 됨 lock → down counter를 사용

3.8 다른 논리 회로들 Multiplexer : 여러 개 신호 중 한 개만 임의로 선택할 때 사용 Demultiplexer (decoder) : 제작한 입력 신호선 3개로부터 2ⁿm의 출력선 가능 때 하나로 선택된 신호를 발생 3.20 74153 4 Channel multiplexer CS 2개 → 2² : 4개 가능 ⇒ 4 Channel  

16, 17 ; Demorgan 의 공리 : F의. F 는 이 함수를 이루는 모든 변수를 그의 16, 17 ; Demorgan 의 공리 : F의 ???F 는 이 함수를 이루는 모든 변수를 그의 ????다음 그 함수 속의 모든 AND 는 OR, OR 은 AND 로 바꾼다.

4D Computers and computerized instruments 4D-1 computer terminology Bits, Bytes, and Words Registers Hardware and Software 4D-2 Operational Modes of Computerized Instruments

4E-3 Memory Memory Chips Types of Memory Bulk Storage Devices 4E-4 Input-output System

Micro Computer의 구조 3 부분으로 구성: 1) 입력, 출력 (1/0) 2) 기억 소자 (memory) 3) Central processing unit, CPU 1. I/O : key board, video monitor, printer A/DC, D/AC, joy stick, mouse 2. Memory : memory cell 로 구성 → 0~255까지의 수로 된 정보내용을 기억 address signal : 각 세포의 번지수에 해당되는 신호. MP가 580135번째의 기억세포에 있는 정보를 읽으려면, 번지신호 발생 후 그곳에 있는 정보를 read하면 됨. 저장을 위해서는 번지 신호 발생 후 그곳에 필요한 정보를 write 하면 됨. volatile : 전원 off 후에 기억소자의 자료를 모두 읽는 기억소자 (RAM) nonvolatile : 전원 off 후에 기억소자의 자료를 모두 간직하는 소자 (ROM) Random Access Memory (RAM) Rom * Programmable ROM : PROM → read only * Erasable PROM : EROM → 정보의 수정이 가능 * Electrically Erasable PROM : EEPROM → 정보의 수정이 가능  

3, 대량 저장 장치 (mass storage): → floppy disk , hard disk, magnetic material 를 입력 + cope, CD ROM, CD 4. Microprocess: on/off switch로 구성. 8-bit, 16-bit, 32-bit ← word size MP는 기억소자로서는 주변장치에 대해서 번지 신호를 내는 능력이 없다. 구성 → arithmetic logic unit (ALU) : 모든 수 확립계산 논리적인 판단 → register : ALU가 사용하는 특별한 memory → 주변장치의 control 및 communicate 할 수 있는 신호 발생 부 - Intel 8080계열 (2-80...80586...) - Motorola 6800계열 (6802...68000..) - MOS T다 의 6500계열 (6502,65816..)등

Arithmetic – Logic Unit (ALU) ‐ Performs the arithmetic and logic operations on date. Binary words로 processing. Bit: 0 or 1 All operations are performed using the principles of Boolean algebra. ‐ Logic operations: AND gate OR gate and suiting all the bits of a word to the left or right. ‐ Control unit • Coordinating the operation of the computer system • Fetches, decodes, and exerted successive  

Instructions stored in the memory unit. ‐ Central processing unit The combination of CU and ALU 1st generation of CPU: Motorola 6502 Intel 8080 8 bit words Zilog Z80 Next generation: DEC LSI‐11, Intel 8088/8086 Motorola 68000/68008 3rd generation: Motorola 68020, DEC Micro Vax, Intel80286/80386 현재 Intel 80486 – 80586 ‐ The CPU for rapid storage and recall of information uses memory units.

Add line carry binary information required to locate specific pants of memory. Data lines carry the information between memory locations and the CPU Control lives direct the sequence of data transfer. Memory access time. Memory Volatile → RAM Nonvolatile → ROM External memory → magnetic tape, magnetic disk, compact disk Two tapes of information → instruction and data Input, output units Buses → link the component parts of a computer system

4. Memories ‐ Volatile Static memory → 다량의 FF 집합체 N‐ word × M bit 64K ⇒ 64K bit 임 Dayamic memory ‐ Nonvolatile Static memory, SRAM; 한번 기억된 정보는 다른 정보를 기억시킬 때까지 정보를 계속 보유 FF + decoder (N‐word × 8‐bit) or (N‐word × 4‐bit) ‘성능 유지하면 pin의 수를 줄이는 것이 유리’ 따라서 입출력을 한 개의 pin으로 처리 MOSTEK MK4802 ⇒ (2K‐word × 8‐bit) 용량 16Kbit (2K byte) Fig.4.1참조 MK4802 SRAM

Memory cell : 128 rows × 16 column × 8bit word를 read or write 가능 2K byte 소자 Line 7 → 27 → 128개 total 11개의 address line 이 필요 Line 4 → 24 → 16개 A0, A2, A3, A4, A6, A7, A9 : 128개의 rows 표현 → X decoder A1, A5, A8, A10 : 16개의 columns 표현 → Y decoder ◦ CS : Chip select line ⇒ ‘0’의 신호가 도달하면 이 소자가 부름을 받았음 ◦ WE : ‘0’ 이 오면 이 소자에 적으려고 함. 준비하라고 알리는 것 ◦ OE : ‘0’ 이 들어오면 데이터를 1/0 완충기에 준비하여 있을 수 있도록 준비함 ‐ DQ0 – DQ7: date 선 ⇒ 양쪽 방향으로 신호 전달 ‐ 번지선이 11개 있으므로 (A0‐A10) –01에 해당하는 MP의 번지선에 연결 SRAM: 소자 한 개 속에 8K byte 이상의 용량은 넣기 곤란

4.3 Dynamic Memory. DRAM SRAM: +5V전원 *기억시킨 date기억은 유지 DRAM: +5V, +12V, ‐5V전원 필요 2‐3ms정도 후에 기억 된 정보를 읽게 된다.   DRAM 구성: capacitor 와 MOSFET로 구성, 저장된 date는 한번 읽으면 지원짐. 같은 크기의 SRAM에 비해 4배 정도 많은 기억용량을 input가능. “DRAM을 MP와 연결하여 사용하려면 저장된 date를 2ms마다 재생 (refresh)시키는 회로가 필요함” ‐기억을 되살리는 동안 MP가 접근할 수 없다 장점: 가격이 싸고 용량이 大. “16M‐bit DRAM 해재” ‐Packing density를 높이는 것이 제일의 목표 “256K bit 기억소자의 경우 18개의 address 선이 필요함” ⇒’9개의 pin을 사용하여 낮은 9개 해당신호를 먼저 나르고 이들 신호를 latch로 묶어 놓고 나머지 반이 9개에 해당하는 신호를 전달’ 256K –bit 9개, 1M –bit DMAM 10개의 pin이 address 신호를 받는데 사용.

그림 4.3 (a), (b) DRAM 4116 “RAS가 ‘0’일 때 7 bit address 신호 → rows 번지 buffer 에 연결되어 decoder를 통해 128 row중 해당 row을 선택하여 그 내용을 128개의 sense – refresh amp.에 옮긴 다음 CAS가 ‘0’일 때 위와 유사하며 해당 column의 것을 선택하여 출석 buffer을 통해 pin‐Q로 내 보낸다”   3개의 전원 Vcc(+12V), Vcc(‐15V), VBB(‐5V)가 필요 D는 date를 기억 시킬 때, Q는 읽을 때 사용 R/W선은 여기에 ‘0’이 오면 data를 write한다는 신호이며 ‘1’이면 있을 여 한다는 신호. RAS와 CAS: 신호가 ‘0’이면 번지 신호pin(A0‐A6)에 row또는 column, address signal이 온다는 것을 알리는 것

4.4 Read Only Memory. ROM 전산기의 OS. 전산기 언어 또는 필요한 data를 table형식으로 영원히 저장하는 소자 Computerized spectrometer에 이들을 사용 Mask programmed ROM: 소자 생산 후 그 내용을 더 이상 고칠 필요 없을 때 User programmed ROM: 사용자가 program을 고칠 수 있음 PROM program기계 ( PROM burner…) PROM에 금속성 fuse가 있어 이를 태워 없애거나 그냥 두어 ‘1’과 ‘0’를 구별 EPROM: 석경 유리창을 통해 UV선을 가하여 ‘1’의 상태로 함 → Erase. 이에 다시 다른 정보를 기억

EAPROM: metal nitride‐ oxide 절연체를 semiconductor와 함께 사용하며 거기에 어떤 정보를 기록하고자 할 때 25‐30V의 전위를 걸어 필요량 기억세포에 전하를 도입시킨 프로그램   RAM의 구조와 비슷하여 WE 선이 없다. Single chip computer: serial 1/0 line과 SENSE line →외부와의 교신과 어떤 측정을 직접 할 때 (SENSE) MP들의 비교 검토 ‐MP자체 성능뿐 아니라 전산기 전체의 구조나 그 전산기가 사용하는 OS에 따라 전산기의 성능이 달라짐

DIP: dual in‐line package (그림 5.7참조) 그림5.8. 8080, 8088, 68000 pin의 배열 → address line 16개, data 8개, power 4개, clock 2개, control 10개 ⇒ 총 40개 8086: address line 의 LSB 16개는 data line과 중복사용 → PC의 폭이 16‐bit ⇒ 64K 밖에 접근 불가능함 68000: address line 24모두 PC 크기 내에 있으므로 16M까지의 기억세포를 사용 可

(1/0 mapped 방식 ) 채택 → 입.출력을 따로 두는 방식. (기억소자와 1/0를 구분) Intel → evolutionary Motorola → revolutionary 그림 5.9 MP의 발전

Figure 4-11. An individual computer memory cell for the storage of 1bit.

Figure 4-12. Computer data-acquisition module; (a) block diagram of the module, (b) photo of the printed circuit board containing the module.

4F Computer software 4F-1 Spreadsheets 4F-2 Statistical Analysis 4F-3 Mathematics Tools

4F-4 Scientific Package GRAMS Plotting Packages LabVIEW

4G Application of computers 4G-1 Passive Application 4G-2 Active Application 4H Computers Networks 4H-1 Network Types Local Area networks Wide Area networks The Internet

4H-2 Laboratory Information Management Systems