반도체 제조 공정 리소그래피 공정 공주대학교 전기전자제어공학부 최 복 길.

Slides:



Advertisements
Similar presentations
LSI Overview & Plasma Control 의 중요성 석사과정 1 기 백세열.
Advertisements

Lab. for Micro Electro Mechanical Systems, Dept. of Mechanical Engineering Photolithography.
ITO GLASS. 상판 (Front Plate) 하판 (Back Plate) 요구특성 고투과율 저저항화 막두께의 균일성 BUS 전극과의 밀착성. 내열성, 내약품성. ITO(Indium Tin Oxide) - Sputter 법 ( 전도성이 가장 우수 ) - Ion Plating.
박막제조공정 Kangnung National University Jeong Hyo Tae  박막제조공정의 개요  Physical Process  Chemical Process  Vacuum and so on  Superconduction.
CVD(Chemical Vapor Deposition) 1.CVD(Chemical Vapor Deposition), 화학기상증착 기술이란 ? 먼저 CVD 기술을 이해하기 전에 CVD 기술이 반도체 제조공정 중 어디에 위치하고 어떻게 사용되는지를.
CONTENTS Ⅰ. INTRODUCTION Ⅱ. TFT LCD 제조 공정 Ⅱ -1. TFT 제조공정 Ⅱ -2. COLOR FILTER 제조공정 Ⅱ -3. CELL(LCD) 제조공정 Ⅱ -4. MODULE 제조공정 Ⅲ. 단위공정 설명 Ⅲ -1. 증착공정 Ⅲ -2. PHOTO.
의용나노공학 - PR 의 일반적인 특징 - 스핀코팅한 PR 두께 재기 - Patterning 전체 및 소자 폭 관찰하기 - Processing Chart-1 1.
Ver 주)프로옵틱스 회사소개서
Ppt宝藏_www.pptbz.com_提供 시장동향 비교우위 핵심경쟁력 투자포인트 APPENDIX.
학습목표(Objectives).
차세대 디스플레이 연구센터 Advanced Display Research Center
반도체 산업 반도체 간략 설명/업체구분 반도체 제작 공정/설명 공정별 주요 장비/재료/업체 기타 중요한 용어 및 설명
외층 공정요약 및 불량분석 정면 Lamination & 노광 DES.
Chapter 5 Etching 5.1 Wet Chemical Etching 5.2 Dry Etching
KCMS-MECARO GEM Production Status RD51 meeting Feb. 22, 2017
Mother glass 표준화가 TFT LCD 생산성에 미치는 영향
리소그래피용 결상광학계 설계 Pan Opto Mecha Tronix
1. 반도체란 반도체 물질의 특성, 기능 그리고 기능별 용도 1.1 반도체 물질의 특성, 기능 그리고 기능별 용도
산화막 (Oxide, SiO2)란?.
TFT-LCD Panel 제조공정 발표자 : 박성현.
반 도 체 제 조 공 정 F l o w C l e a n R o o m T / F T e a m C O R P O R A T
Vacuum I ( 진공 기초 ) PJ KODIVAC Ltd..
회사소개서 ㈜ 나노 OOO MEMS사업부 ‘04.8 경기도 성남시 중원구 상대원동 선일테크노피아 1205호
LCD 디스플레이 구미대학교 컴퓨터정보전자과.
Metallization 금속 막의 용도 적층 방법 진공 시스템 스퍼터링 요약.
디지털 홀로그래피 기술연구회 홀로그램 상용화 기술 및 부품기술 ㈜ 라임텍 옥광호 2010년 9월 1일.
LCD 및 반도체 장비 전문 기업.
Lab. Of Intelligent Material and Technology
진공기술 한밭대학교 나 사 균.
[ 실리콘/화합물 반도체 소자공정 이론교육]
Silicon Wafer란 ?.
Photolithography Lab. for Micro Electro Mechanical Systems, Dept. of Mechanical Engineering.
반도체용 케미컬 ㈜인화이엔지.
산업에서의 플라즈마 물성 참조표준 활용 국가핵융합연구소 윤 정 식.
반도체(Semiconductor) 공정기술
Vacuum III ( Vapor Deposition)
반도체 공정.
SPUTTERING 표면처리연구실 이홍로교수.
신소재 기초 실험 OXIDATION(산화공정).
Fabrication of thin-film InGaN light-emitting diode membranes by laser lift-off 손태홍 이광희.
PCB 개요
과목 1 : Basic Nanofabrication Processes
국제엘렉트릭코리아 소개 시장동향 비교우위 핵심경쟁력 투자포인트 APPENDIX. 국제엘렉트릭코리아 소개 시장동향 비교우위 핵심경쟁력 투자포인트 APPENDIX.
1강 이온 H 원소 : 한 종류의 원자로만 구성된 물질 1족 2족 13족 14족 15족 16족 17족
Nano-film Technology Lithography process and technique.
MONOLITHIC FABRICATION PROCESSES
국제엘렉트릭코리아 소개 시장동향 비교우위 핵심경쟁력 투자포인트 APPENDIX. 국제엘렉트릭코리아 소개 시장동향 비교우위 핵심경쟁력 투자포인트 APPENDIX.
K-307PS??? Kyowariken 한국판매처 : 재성 엔지리어링
제 4 장 알루미늄 박막의 성질 1. 물리적 성질 1) grain size ∝
Photolithography Lab. for Micro Electro Mechanical Systems, Dept. of Mechanical Engineering.
LCD - CF 제조 공정.
제 9 장 반도체(Semiconductors)
제조공학 담당 교수 : 추광식 산업시스템공학과.
신소재 금속 산업공정 전문가 과정 커리큘럼 안내 TEM FESEM 공학인의 마인드 및 실습 철강/금속 최근연구동향
RBS (Rutherford Backscattering Spectrometry) 러더포드 후방산란분석법
Nano-film Technology(2차원 나노구조체)
X-ray Photoelectron Spectroscopy -반도체 분석 - 나노 반도체 전공 송 창 은
TiO2이용 친환경 소변기 3조 조동현 김동수 김낙천
IV. 반도체공정 전시학습 확인 학습목표 제시 본시학습 학습내용정리 형성평가 심화과제 및 차시 안내 반도체 공정용어(일제학습)
LED 제작공정 LED 모듈/응용제품 패키징 칩 공정 LED 에피성장 기판 MOCVD 한국광기술원.
Plasma Display Panel의 공정 기술
WS-400 6NPP-Lite Laurell Tech. Corp.
Manufacturing Processes
Growth Epitaxial growth Wafer growth
Color filter 공정.
직접회로공정 과제.
Nano-film Technology(2차원 나노구조체)
나노 소재 ∙ 공정 인력 양성 교육프로그램 2016 산학협력선도대학 육성사업 특성화학과 한밭대학교 신소재공학과장 목 표
컴퓨터는 어떻게 덧셈, 뺄셈을 할까? 2011년 10월 5일 정동욱.
Presentation transcript:

반도체 제조 공정 리소그래피 공정 공주대학교 전기전자제어공학부 최 복 길

Contents 1. 반도체 제조 공정 (Overview) 2. 리소그래피 공정 (Lithography) 3. 결론 및 토의 (Conclusion) Electrical Eng.

반도체 제조 공정 Electrical Eng.

Overview Logic Design Wafer Preparation Circuit Design Mask (Reticle) Wafer Fabrication Assembly Test Electrical Eng.

Overview Wafer Fabrication Logic & Circuit Design Mask Fab. Crystal Growing Ingot Slicing Lapping & Polishing Electrical Eng.

Overview Assembly Oxidation PR Coating Exposure Development Etching Metallization CVD Ion Implantation Electrical Eng.

Overview Test & Sorting Sawing Chip bonding Final test Molding Wire bonding Electrical Eng.

2. 리소그래피 공정 Electrical Eng.

Lithography 리소그래피 (Lithography)  Lithography : 집적회로 제조과정에서 마스크(mask) 상의 회로 패턴을 웨이퍼(wafer) 위에 옮기를 공정 Photoresist : 마스크를 통해 빛을 통과시켜 그 형태를 마스크로부터 감광제(photorerist)로 옮기는 공정 Etching : 현상된 감광막 패턴을 이용하여 웨이퍼 상의 불필요한 부분을 제거하는 공정 리소그래피 (Lithography) 감광막 프로세스 Photoresist process  식각 프로세스 Etching process Electrical Eng.

패턴 식각 (pattern etching) 마스크 정렬 (mask alignment) Lithography 감광막 프로세스 Photoresist process 식각 프로세스 Etching process 감광막 도포 (PR coating) 패턴 식각 (pattern etching) 연화 건조 (soft bake) 감광막 제거 (PR strip) 마스크 정렬 (mask alignment) Next process 노광 (exposure) 현상 (develop) 경화 건조 (hard bake) Electrical Eng.

Lithography Pattern Preparation Photoresist Coating Stepper Exposure Develop & Bake Acid Etch Electrical Eng.

Lithography Positive Resist Negative Resist SiO2 Resist SiO2 SiO2 Si Mask SiO2 SiO2 Si Si Si Electrical Eng.

Lithographic masking steps to produce Transistor Lithography Lithographic masking steps to produce Transistor Electrical Eng.

Lithography - Photo Pattern Preparation 레티클(reticle) 제작 컴퓨터에 의해 설계된 레이아웃(layout) 데이터를 패턴 형성기에 입력하고, 전자선을 감광막이 입혀진 크롬 유리판에 주사하여 패턴을 형성 reticle의 크기 : 실제 크기의 1~10 배 패턴 형성기 : E-beam, Laser 작업 마스크(working mask) 제작 레티클로 유리판 위에 반복적인 패턴 형성 Electrical Eng.

Lithography - Photo Photoresist Negative resist Positive resist high molecular weight polymer(MW~65,000) UV 광이 감응제(additive)에 흡수되면 N-N 결합이 깨어지고 대단히 활성인 dangling bond가 생성 감응제가 다중체(polymer)와 가교(crosslink) 반응을 일으켜 노광된 감광제 (photoresist)는 현상액(developer)에 잘 녹지 않음 Positive resist low molecular weight polymer(MW=5,000~10,000) 감응제(inhibitor)가 첨가된 감광제는 현상액에 잘 녹지 않음 UV 광이 감응제(inhibitor)에 흡수되면 구조적으로 재배열하여 산(acid)이 되고, 노광된 감광제는 현상액에 잘 녹음 Electrical Eng.

Lithography - Photo Mask 종류 Hard mask 기판 재료 Emulsion mask Hard mask 정해진 노출 회수 동안 사용 후 폐기 비용이 저렴하나 2.5mm 이하 사용 불가 Hard mask Cr, 산화철, Si 박막을 유리판 위에 형상화하여 제작 1mm 이하 선폭 구현 가능 Hard mask 기판 재료 소다석회 유리 알루미나-소다석회 유리 붕규산 유리 ; 1.5mm 이하 수정 유리 ; 1mm 이하 Electrical Eng.

Lithography - Photo PR Coating 필요한 두께의 감광막을 웨이퍼 전체에 균일하게 도포하는 공정 두께와 균일성에 영향을 주는 요소 점성 계수, 다중체 함량, 스핀 속도와 시간, 가속도 결함 speed boat : 웨이퍼 표면 상의 불순물의 영향 orange peel : 감광막 두께 과다 Electrical Eng.

Lithography - Photo Soft Bake 용제를 증발시켜 감광막을 건조시키고, 접착도를 증가시키며 열에 의한 어닐링 효과로 응력을 완화시키는 공정 전형적인 공정 변수 70~95℃, 4~30min 적당하지 못한 온도의 영향 과소 : orange peel, 마스크 접착 과대 : scum(균일하고 얇은 감광막 잔류) Bake 장비 대류식 오븐(convention oven), 적외선 오븐(infrared oven), 열판(hot plate), 초고주파 오븐(microwave oven) Electrical Eng.

Mask Alignment & Exposure Lithography - Photo Mask Alignment & Exposure 마스크의 상을 웨이퍼 표면에 정확히 맞추어 정렬한 다음, 마스크를 통하여 도포된 감광막을 적절히 노광하는 공정 노광 장치 광 노광 장치 : 접촉형, 근접형, 투사형, 투사 반복형(stepper) 비광학 노광 장치 : E-beam, X-ray, Laser, Ion beam 광원 - g-line (436nm) 일반 수은등 - i-line (365nm) - KrF (248nm) Eximer laser - ArF (193nm) Electrical Eng.

Projection Lithography Lithography - Photo Proximity & Contact Lithography Projection Lithography Illumination light Condenser lens Illumination light Mask pattern Mask pattern Diffracted light gap Projection lens Photoresist Wafer Photoresist Wafer Electrical Eng.

E-Beam Directing Writing Lithography Lithography - Photo E-Beam Directing Writing Lithography Electron source Illumination lens 1st aperture Beam blanker Condenser lens 2nd aperture Cell mask Beam Deflector Objective lens Wafer stage * Very Low throughput issue Electrical Eng.

Next Generation of Lithography Technology Lithography - Photo Next Generation of Lithography Technology X-Ray Lithography Resolution 좋지만, 비율 적용 불가 Resolution 좋지만 throughput 매우 낮다 E-Beam Directing Lithography SCALPEL Lithography E-beam + Mask Throughput, resolution 좋지만, Mirror 만들기 어렵다 (현실성 크다) EUV Lithography Ion Beam Lithography 현실성 적다 Electrical Eng.

Key Technologies of Optical Lithography Lithography - Photo Key Technologies of Optical Lithography Technology Optical Form Resist Reticle Optical Materials Optical Coatings Optical Surfacing Stages Alignment Light Source Focus 248 193 157 EUV Technology Available Evolutionary Development R&D Required Electrical Eng.

Lithography - Photo Develop 빛에 노출되어 성질이 변한 감광막을 현상액을 사용하여 제거시키는 공정 현상액 및 세척액 양성 감광막 : NaOH, KOH or organic bases ; H2O 음성 감광막 : Xylene, Stoddard’s solvent ; n-butylacetate 현상 방법 spray 법 : 500~1,000rpm spin immersion 법 : 현상액과 세척액에 순차적으로 담그는 방법 불량 잔류 감광막 Electrical Eng.

Lithography - Photo Hard Bake 잔여 용제를 제거하여 감광막을 건조시키며, 기판에 대한 감광막의 접착도를 증가시키는 공정 전형적인 공정 변수 100~150℃, 10~20min 지나친 온도와 시간 영향 양성 감광막 : etching 이후 감광막의 제거가 어려움 음성 감광막 : puddling(감광막이 오므라드는 현상) Electrical Eng.

박막 증착 (Thin film deposition) Lithography - Etch Lift-Off 가장 간단한 패턴 형성 공정 기술 적용 : 융점이 낮은 금속 등의 pattering 포토 공정 (Photo process) 박막 증착 (Thin film deposition) 감광막 제거 (PR strip) Electrical Eng.

Lithography - Etch Wet Etching 특징 식각 용액 등방(isotropic) 식각이 얻어진다. 공정조건의 제어가 쉽지 않다. 식각 용액 Si isotropic ; 1HF : 3HNO3 : 8CH3COOH 22℃ anisotropic ; KOH, NaOH, EDP, Hydrazine(N2H4 • H2O) 22℃ ☞ EDP: Ethylene Diamine[NH2(CH2)2NH2] + Pyrocatechol[C6H4(OH)2] + H2O SiO2 7NH4F : 1HF 22℃ Electrical Eng.

Lithography - Etch 감광막 제거 (PR strip) 4H2SO4 : 1H2O2 120℃ 10min Si3N4 H3PO4 155℃ poly-Si doped ; 200HNO3 : 80CH3COOH : 1HF 22℃ undoped ; 20HNO3 : 20CH3COOH : 1HF 22℃ Al 80H3PO4 : 5HNO3 : 5CH3COOH : 10H2O 22℃ 감광막 제거 (PR strip) 4H2SO4 : 1H2O2 120℃ 10min Electrical Eng.

Lithography - Etch Dry Etching 특징 식각 기구 비등방(anisotropic) 식각 공정조건의 제어 용이 압력, 온도, RF 주파수, 인가 자계 유무에 의해 선택도(selectivity), 등방성(isotropy), 식각율(etch rate), 균일도(uniformity)에 영향 식각 기구 플라스마(plasma)에 의해 화학적 활성종(active species)과 이온화 종(ionized species)이 형성되고, 식각될 물질과 화학 반응을 통해 박막이 제거 Electrical Eng.

Lithography - Etch Physical Sputtering (& Ion Beam Milling) < 10-4 Torr Physical Sputtering (& Ion Beam Milling) Physical momentum transfer (Ar) Anisotropic possible Poor selectivity Radiation damage possible 10-4 ~ 10-2 Torr Reactive Ion Etching Physical and chemical Directional More selective than sputtering 0.1 ~ 1 Torr Plasma Etching Chemical, thus faster by 10-1000X Isotropic More selective Electrical Eng.

Lithography - Etch 식각 형태 식각 형태 Si + [O/F] a SiF4 (or SiOF2 or Si2OF6) + O2 + F2 + CO2 [O/F] : O2 + {Cl2 or SF6 or CF4} SiO2 + [O/F] a SiF4 (or SiOF2 or Si2OF6) + O2 + F2 + CO2 + H2O [O/F] : O2 + {CF4/H2 or C2F4 or C3F6 or C4F8} Si3N4 + [O/F] a SiF4 (or SiOF2 or Si2OF6) + O2 + F2 + CO2 + H2O Electrical Eng.

3. 결론 및 토의 Electrical Eng.

Conclusion & Discussion 반도체 제조 공정의 특징 융합 기술 : 물리학 + 화학 + 전자공학 + 소재공학 + … 극한 기술 : 고진공, 고순도 ... 고가의 첨단설비 장치산업 수백 단계의 많은 공정수 신기술 적용 : Microlithography 차세대 반도체 제조 기술 ? Nanotechnology Electrical Eng.