Chapter 12 연산 증폭기

목 표 기본적인 연산 증폭기와 그 특성 연산 증폭기 방식과 파라미터 연산 증폭기회로에서의 부귀환 목 표 기본적인 연산 증폭기와 그 특성 연산 증폭기 방식과 파라미터 연산 증폭기회로에서의 부귀환 반전, 비반전, 전압 플로어 연산 증폭기의 구성 세가지 연산 증폭기 구성시의 임피던스 연산 증폭기 보상 연산 증폭기의 개루프 및 폐루프 응답

12-1. 연산 증폭기의 개요 연산 증폭기 (Operational amplifier ; op-amp) 12-1. 연산 증폭기의 개요 연산 증폭기 (Operational amplifier ; op-amp) 수리적인 연산(사칙연산)에 주로 사용 초기에는 높은 전압에서 동작하는 진공관으로 구성하였으나 지금은 낮은 직류 전원을 사용하는 집적회로로 발전 높은 신뢰도와 가격이 저렴 Fig 12-1 a&b op-amp schem. symbols 연산 증폭기의 기호와 패키지

이상적인 연산 증폭기 1) 무한대의 전압이득과 무한대의 대역폭 2) 개방상태에서 입력 임피던스가 무한대 3) 출력 임피던스가 0 실제의 연산 증폭기 이상적인 소자 구현 불가능 1) 매우 높은 전압이득 2) 매우 높은 입력 임피던스 3) 매우 작은 출력 임피던스 Fig 12-2a&b ideal and practical op-amp 기본적인 연산증폭기의 표현

연산 증폭기의 내부 블럭 1) 차동 증폭기 입력단 2) 전압 증폭기 이득단 3) 푸시풀 증폭기 출력단 연산증폭기의 내부 구성 Fig 12-3 op-amp block internals 연산증폭기의 내부 구성

– 입력에 가해지는 두 입력신호의 차를 증폭시키는 증폭기 차동 증폭기 입력단 – 입력에 가해지는 두 입력신호의 차를 증폭시키는 증폭기 Fig 12-3 op-amp block internals 기본적인 차동 증폭기

Fig 12-3 op-amp block internals 차동 증폭기의 기본 동작

12-2. 연산 증폭기 입력 방식과 파라미터 입력신호 방식 단일 입력 방식 동상 입력 방식 차동 입력 방식 12-2. 연산 증폭기 입력 방식과 파라미터 입력신호 방식 단일 입력 방식 Fig 12-4a&b single ended input 동상 입력 방식 차동 입력 방식

동상신호 제거비(common-mode rejection ratio ; CMRR) 동상 신호 제거비 동상신호 제거비(common-mode rejection ratio ; CMRR) - 증폭기의 입력단에 원하지 않는 신호가 유기될 때 이를 증폭기 내부에서 제거하는 비율(동상신호는 입력신호에 유기되는 각종 잡음들) - 증폭기의 성능을 평가하는 중요 파라미터 - 이상적인 연산증폭기는 원하는 신호 입력에 대한 이득이 매우 높으며, 동상신호에 대한 이득은 0 - 동상이득에 비해 개루프 전압이득이 높을수록 좋은 증폭기 CMRR = Aol /Acm CMRR = 20 log(Aol/Acm)

두 입력 단자에 신호전압을 인가하였을 때 출력에 클리핑이나 왜곡을 초래하지 않는 입력전압의 범위 동상 입력 전압 범위 두 입력 단자에 신호전압을 인가하였을 때 출력에 클리핑이나 왜곡을 초래하지 않는 입력전압의 범위 공급전압이 ±15V일 때 ±10V의 동상 입력 전압 범위 입력 오프셋 전압(Vos) 차동 입력전압을 인가하지 않아도 연산 증폭기의 차동 입력단의 베이스와 이미터 사이의 전압값이 약간 차이가 발생하여 작은 직류 전압이 발생 입력 바이어스 전류 증폭기의 첫째 단을 적절히 동작시키기 위해 증폭기의 입력에 필요한 전류 IBIAS = (I1+I2)/2 입력 바이어스 전류

차동 입력 임피던스 : 반전입력과 비반전 입력 사이의 전체저항 차동 입력 임피던스와 동상 입력 임피던스 차동 입력 임피던스 : 반전입력과 비반전 입력 사이의 전체저항 - 차동 입력의 변화에 따라 흐르는 바이어스 전류의 변화값을 측정하여 결정 동상 입력 임피던스 : 각 입력과 접지 사이의 저항 - 주어진 동상 입력 전압 변화에 따라 흐르는 바이어스 전류의 변화값을 측정하여 결정 입력 임피던스

입력 바이어스 전류간의 차 Ios = l I1 - I2 l 대부분 무시되나 높은 이득과 높은 입력 임피던스를 갖는 증폭기는 가능한 입력 오프셋 전류가 작아야 됨. ⇒ 높은 입력저항을 통해 흐르는 전류의 차이가 오프셋 전압을 유발 Vos = IosRin 출력 임피던스 연산 증폭기의 출력단자에서 본 저항 입력 오프셋 전류의 영향 출력 임피던스

계단파 입력이 인가되었을 때 시간에 따른 출력전압의 최대 변화율로 연산증폭기의 내부 증폭단에서의 고주파 응답에 의존 슬루율 계단파 입력이 인가되었을 때 시간에 따른 출력전압의 최대 변화율로 연산증폭기의 내부 증폭단에서의 고주파 응답에 의존 슬루율 = △Vout / △t 주파수 응답 전압이득이 접합 정전용량에 의해 제한되는데 저주파 응답은 거의 직류(0Hz) 슬루율 측정

12-3. 부귀환 부귀환 – 증폭기의 출력중 일부가 입력신호의 반대 위상각을 가지고 다시 입력으로 되돌아가는 과정 12-3. 부귀환 부귀환 – 증폭기의 출력중 일부가 입력신호의 반대 위상각을 가지고 다시 입력으로 되돌아가는 과정 부귀환을 사용하면 - 개루프 전압이득을 줄이면서 조절 가능하므로 연산증폭기를 선형증폭기로 사용 가능 - 안정적으로 조절 가능한 전압 이득을 제공함과 동시에 입출력 임피던스 제어와 대역폭의 제어가 가능 전압이득 입력 Z 출력 Z 대역폭 부귀환이 아닌 경우 개루프전압 이득이 너무 큼 비교적 높음 비교적 낮음 비교적 좁음 부귀환인 경우 개루프 전압이득을 조절 가능 원하는 값으로 조절 가능 원하는 값으로 줄일수 있음 상당히 넓음 Fig 12-13 negative feedback op-amp 부귀환 구성

12-4. 부귀환 연산증폭기 폐루프 전압이득 외부 귀환이 있는 경우의 연산 증폭기의 전압이득 12-4. 부귀환 연산증폭기 폐루프 전압이득 외부 귀환이 있는 경우의 연산 증폭기의 전압이득 외부 부품값에 의해 결정되며 정확히 조절 가능 비반전 증폭기 연산증폭기를 폐루프로 구성하고 전압 이득을 조절 귀환전압은 Vf = [Ri/(Ri+Rf)]Vout 비반전 증폭기의 폐루프 이득은 A cl(NI) = 1/B = 1 + Rf/R1 귀환율은 B=[Ri / (Ri +Rf )] Fig 12-15 noninverting op-amp w/feedback 비반전 증폭기

모든 출력전압이 반전입력단자로 귀환되는 비반전 증폭기 귀환율은 B=1이므로 폐루프 이득은 Acl(VF) = 1 전압 플로어 모든 출력전압이 반전입력단자로 귀환되는 비반전 증폭기 귀환율은 B=1이므로 폐루프 이득은 Acl(VF) = 1 매우 높은 입력 임피던스와 매우 낮은 출력 임피던스를 가져 이상적인 완충증폭기 역할 Fig 12-18 Op-amp voltage follower 전압 플로어

가상접지 개념과 반전 증폭기의 폐루프 전압 이득 해석 입력신호가 반전단자로 입력되고 출력도 반전단자로 귀환되는 증폭기 폐루프 전압이득은 A cl(I) = - Rf /Ri 반전 증폭기 전류의 화살표 방향은 전부 반대 Fig 12-19 inverting op-amp 가상접지 개념과 반전 증폭기의 폐루프 전압 이득 해석

12-5. 연산증폭기의 임피던스에 부귀환이 미치는 영향 12-5. 연산증폭기의 임피던스에 부귀환이 미치는 영향 비반전 증폭기 입력 임피던스 - 귀환율이 B = [Ri/(Ri + Rf)] 일 때 Zin(NI) = (1 + AolB)Zin - 부귀환을 갖는 증폭기의 입력 임피던스가 연산증폭기 내부의 입력 임피던스보다 훨씬 크다는 것을 의미 출력 임피던스 - 부귀환을 갖는 구조의 증폭기가 내부 출력 임피던스보다 훨씬 작음을 의미 입력 임피던스 Fig 12-22 non-inverting op-amp w/B calculation Z(out) = Zout/1 + AolB 출력 임피던스

Zout(I) = Zout / (1 + AolB) 부귀환에 의해 감소 전압 플로어 B=1을 적용하면 Zin(VF) = (1+Aol )Zin , Zout(VF) = Zout/1 + Aol 반전 증폭기 입력 임피던스 Zin(I) ≡ Ri 출력 임피던스 Zout(I) = Zout / (1 + AolB) 부귀환에 의해 감소 반전 증폭기 Fig 12-25 inverting op-amp 가상 접지

12-6. 바이어스 전류 및 오프셋 전압 보상 입력 바이어스 전류의 영향 입력 바이어스 전류는 출력 오차전압을 발생 12-6. 바이어스 전류 및 오프셋 전압 보상 입력 바이어스 전류의 영향 입력 바이어스 전류는 출력 오차전압을 발생 1) 반전 증폭기 : I1Rf 2) 전압 플로어 : -I1Rs 3) 비반전 증폭기 : I1Rf 반전증폭기의 입력 바이어스전류에 의한 출력 오차 전압 전류의 화살표 방향은 전부 반대 Fig 12-31 bias-current compensation voltage-follower 전압 플로어의 입력 바이어스전류에 의한 출력 오차 전압 비반전 증폭기의 입력 바이어스전류에 의한 출력 오차 전압

바이어스 전류에 의해 발생되는 출력 오차 전압은 귀환 경로에 Rf와 동일한 저항을 첨가함으로써 효과적으로 제거 전압 플로어의 바이어스 전류 보상 전류의 화살표 방향은 전부 반대 바이어스 전류에 의해 발생되는 출력 오차 전압은 귀환 경로에 Rf와 동일한 저항을 첨가함으로써 효과적으로 제거 반전, 비반전 회로의 바이어스 전류 보상 전압 플로어의 바이어스 전류 보상 Rc를 접속하여 보상 저항 크기는 Ri llRf 전류 보상이 필요 없는 BiFET (bipolar+JFET) 사용(더 높은 입력 임피던스를 얻기 위해) Fig 12-31 bias-current compensation voltage-follower 반전, 비반전 회로의 바이어스 전류 보상

차동 입력이 0일 때 출력전압은 0이어야 하나 작은 출력오차 전압이 발생 ⇒ 내부 트랜지스터가 동일하지 않기 때문 입력 오프셋 전압의 영향 차동 입력이 0일 때 출력전압은 0이어야 하나 작은 출력오차 전압이 발생 ⇒ 내부 트랜지스터가 동일하지 않기 때문 출력 오차 전압은 Vout(error) = AclVIO 전압 플로어는 Acl=1 이므로 V out(error) = VIO 등가 입력 오프셋 전압 입력 오프셋 전압의 보상 대부분의 연산증폭기는 오프셋 전압 보상 회로를 제공 Fig 12-32a&b compensation inverting and noninverting 741 연산증폭기에 대한 입력 오프셋 전압 보상

12-7. 개루프 응답 연산증폭기 이득 복습 이득의 주파수 의존성 12-7. 개루프 응답 연산증폭기 이득 복습 개루프 및 폐루프 연산증폭기 구성 주파수에 따른 이상적인 개루프 전압 이득 이득의 주파수 의존성 Fig 12-36 voltage gain vs. freq. curve 중간 대역에서의 연산증폭기의 개루프 이득은 0 주파수(dc)에서부터 중역값의 3dB작은 임계주파수 까지를 의미 연산증폭기는 직류 증폭기이므로 하한 임계주파수 존재하지 않음. 3dB 개루프 대역폭 : BW=fcu-fcl에서 fcl=0이므로 BW=fcu 단위이득 대역폭 : 이득곡선이 0dB까지 감소할 때의 주파수 값

이득 구성요소와 RC 회로를 포함한 연산증폭기 주파수에 따른 이득 해석 연산 증폭기 내의 RC 지연(저주파 통과) 회로는 주파수가 증가하는 만큼 이득이 롤-오프 하는 응답 - 연산증폭기와 RC 지연회로를 결합하였을 떄 개루프 이득은 Aol = Aol(mid)/1 + f 2/fc2 이득 구성요소와 RC 회로를 포함한 연산증폭기 위상 변이 θ = -tan-1(R/Xc) = -tan-1(f/fc) Fig 12-38 op-amp w/internal RC 입력 전압에 대한 출력 전압의 위상 지연

완전 주파수 응답 다단으로 구성될 때 각 단의 롤-오프를 합한 값 완전 위상 응답 θtot = - tan-1(f/fc1) Fig 12-39 phase shift 연산증폭기의 개루프 주파수 응답

12-8. 폐루프 응답 부귀환 회로가 대역폭에 미치는 영향 폐루프 임계주파수는 12-8. 폐루프 응답 부귀환 회로가 대역폭에 미치는 영향 폐루프 임계주파수는 fc(cl) = fc(ol) (1+BAol(mid)) 폐루프 대역폭은 BWcl = BWol(1 + BAol(mid)) 이득-대역폭 개루프와 폐루프 이득의 비교 폐루프 이득이 증가하면 대역폭은 감소하고 반대로 대역폭이 감소하면 이득이 증가 이득과 대역폭의 곱은 일정 Aclfc(cl) = Aolfc(ol) 이득-대역폭 곱은 연산 증폭기의 개루프 이득이 1 또는 0dB인 주파수와 동일