제 5장 전계효과 트랜지스터 (Field Effect Transistor)

Slides:



Advertisements
Similar presentations
실험 14 MOSFET 특성 실험 전자공학과 고급전자회로실험 실험 14. MOSFET 특성 실험.
Advertisements

Ch.2 다이오드 응용.
IT CookBook, 아날로그 CMOS 집적회로 설계 2장 “Razabi”2009
5 전계효과 트랜지스터(FET) IT CookBook, 전자회로.
10.1 반도체 소자.
Biasing Types of a Diode (Forward)  The negative side of the bias voltage push the free electrons in the n-regio n toward pn junction  Also provide a.
임피던스(Impedance) 측정 일반물리 B실험실 일반물리실험 (General Physics Experiment)
03 전자 접촉기 제어 학습목표 ▶ 전자 접촉기의 동작 원리와 기능을 설명할 수 있다.
2STAGE AMPLIFIER 아날로그 집적회로 프로젝트 서완석.
Chapter 8 전계 효과 트랜지스터
42.11 트랜지스터 (Transistor) 트랜지스터 : 입력되는 전기신호를 증폭시킬 수 있는 3개의 단자로 이루어진 반도체 소자 FET(Field- Effect- Transistor) : S 단자(소스, source)와 D단자(드레인.
Thevenin’s Theorem 단위 DC 회로 V0 Rout (Output 저항) Vout (Output 신호,
RLC 회로 R L C 이 때 전류 i 는 R, L, C 에 공통이다.
제 11 장 트랜지스터(Transistors)
장 비 사 양 서 브랜드 KEVIC 모 델 HB-1012 품 명 SPEAKER 제품특징 제품사양
2015년 2학기 PULSE 4 전자물리실험 05 - 수위 감지 경보 회로 - DSU 메카트로닉스 융합공학부 -
Chapter 7 전계 효과 트랜지스터.
실험 8. 연산증폭기 특성 목적 연산증폭기의 개관, 특성 및 사용법 이해 입력저항, 개루프 이득, 출력저항, 슬루레이트 등
Ch. 7 전계효과 트랜지스터 (FET) 와 바이어스
전기공학실험 함수발생기 설계.
실험 11. 트랜지스터 증폭기의 부하선 해석 방 기 영.
컴퓨터 계측 및 실습 D/A-converter
CHAPTER 04 안테나 기초 Antenna Basics
전자기적인 Impedance, 유전율, 유전 손실
실험 3 - 비선형 연산 증폭기 회로와 능동 필터 전자전기컴퓨터공학부 방 기 영.
<증폭회로> 를 사용한 증폭회로에 대해 학습한다. 1.트랜지스터의 특성 (1)온도특성
컴퓨터 계측 및 실습 D/A Converter DC 모터 구동
15-4 자 기 력 의 응 용 Prof. Seewhy Lee.
실험1. 연산 증폭기 특성 전자전기컴퓨터공학부 방기영.
Chapter 8 FET 증폭기.
컴퓨터 계측 및 실습 D/A-converter
Chapter 14 특수 목적 연산 증폭기 회로.
제 10 장 다이오드(Diodes) 10.1 다이오드의 선형 모델 10.2 전원장치 10.3 기타 다이오드
483(W) x 88(H) x 260(D) / 19(W) x 3.5(H) x 10.2(D)
To-do list 강의 목차 강의할 내용 이론/실습 시간 1. 센서 일반 이론 온도 센서 - 서미스터 온도 센서 - 열전대
“DC POWER SUPPLY의 소개”.
Field Effect Transistors (전계 효과 트랜지스터)
장 비 사 양 서 제품특징 제품사양 제조국 브랜드 KEVIC 모 델 KA2224 품 명 POWER AMPLIFIER
소속 : 집적회로 연구실 이름 : 장형식 PSPICE 8.0 사용법 소속 : 집적회로 연구실 이름 : 장형식 전자회로 2 PSPICE 사용법.
IV. 제조 기술과 자동화.
1장 전기 (Electricity) 전기 저항과 옴의 법칙 직렬 및 병렬 결합 전원 전력 종속 전원
Electronic Engineering 2
전 자 공 학 교재 : 그림으로 배우는 전자회로(신윤기)
RLC 회로의 공진 현상 컴퓨터 응용과학부 홍 문 헌.
Ch.4 바이폴라 접합 트랜지스터 (BJT).
임피던스 측정 B실험실 일반물리실험 (General Physics Experiment).
Lab #2(Re). Series/parallel circuits
6조 Op-Amp 응용 함수발생기 설계 예비제안발표
장 비 사 양 서 제품특징 제품사양 제조국 브랜드 KEVIC 모 델 KA1000 품 명 POWER AMPLIFIER
생체전기 방사선과 2학년 김경대.
실험 12. Op Amp 응용회로.
연속적 띠(continuous band)
Chapter 5 트랜지스터 바이어스 회로.
1. 순수(pure)반도체 ex) Ge, Si 2. 불순물(impurity)반도체
Thevenin & Norton 등가회로 1등 : 임승훈 - Report 05 - 완소 3조 2등 : 박서연
실험 10 OP Amp 연산회로.
제20강 유도전압과 인덕턴스 20.1 유도 기전력과 자기 선속 • 유도 기전력
( Metallurgical and Materials Engineering Electronic and Thin Film Materials Lab 반도체재료 (
Common Emitter Amp. 참고 문헌 : 전자회로 5판, Sedra/Smith - 5장의 내용을 중심으로 구성.
Hall-Effect in Semiconductors
5.1-1 전하의 흐름과 전류 학습목표 1. 도선에서 전류의 흐름을 설명할 수 있다.
JDC-200/400/600 1CH DIGITAL P.A POWER AMPLIFIER
실험 13. MOSFET 소스 공통 증폭기 1 조 방 기 영.
자기유도와 인덕턴스 (Inductance)
회로 전하 “펌핑”; 일, 에너지, 그리고 기전력 1. 기전력(electro-motive force: emf)과 기전력장치
17-5 전자유도의 응용 Prof. Seewhy Lee.
컴퓨터는 어떻게 덧셈, 뺄셈을 할까? 2011년 10월 5일 정동욱.
제3장 Bipolar Junction Transistor 전자정보공학 교수 이종복.
RF 능등소자의 모델링. 1. 목적 2. 실제 모델링 1) 다이오드 : 비선형, 선형 2) 트랜지스터 - 대신호 (BJT, FET) - 소신호 (BJT, FET) 3) 능동소자 - 쌍극형 TR 특성 (DC, AC) - FET( 전계효과트랜지스터 ) 측정 4) 산란 파라미터.
2015년 2학기 PULSE 4 전자물리실험 05 - 수위 감지 경보 회로 - DSU 메카트로닉스 융합공학부 -
Presentation transcript:

제 5장 전계효과 트랜지스터 (Field Effect Transistor) 정보통신공학과 교수 이종복

5.1 개요 분류 -BJT(Bipolar Junction Transistor) 1)원리 : 두 단자간에 흐르는 전류를 제3단자의 전류로 제어 2)특징 : bipolar(전자와 호올이 동시참여) -FET(Field Effect Transistor) 1)원리 : 두 단자간에 흐르는 전류를 제 3단자의 전압으 로 제어 2)특징 : unipolar(전자 또는 호올 한 가지만 참여)

전계효과(Field Effect) : 직접적인 접촉없이도 전기장에 의하여 전도 통로를 조정 FET -주요특성 1)입력 임피던스가 높다. 2)교류전압 이득이 낮다. 3)집적회로에 유용하다. - FET의 종류 1)JFET : Junction FET 2)MOSFET : Metal Oxide Semiconductor FET

5.2 MOSFET의 종류 MOSFET(Metal Oxide Semiconductor) - Depletion mode(공핍형): VGS=0이어도 채널 존재 - Enhancement mode(증가형) VGS < VT일 때 채널 존재하지 않음 VGS >= VT일 때만 채널 존재 (n-channel 기준)

{ <事前知識> ※유전체의 특징 유전체 유전체 전자가 유도됨 호올이 유도됨 (+)인가시 (-)인가시 (-)(-)(-)(-)(-)(-)(-)(-)(-) (+)(+)(+)(+)(+)(+)(+)(+)(+) 전자가 유도됨 호올이 유도됨 (-)(-)(-)(-)(-)(-)(-)(-)(-) (+)(+)(+)(+)(+)(+)(+)(+)(+) { 단자가 실제 접촉하지는 않음 유전체에 가로막혀 흘러나가지 못함

5.3 증가형 MOSFET(enhancement mode MOSFET) (1) 기본구조(n-channel) G(+) D(+) S SiO2절연막 N N % VGS=0V일 때 채널은 형성되지 않는다. (-)전자 전류 P SUB

G(+) D(+) S N N P SUB Gate에 전압 인가하지 않을 때 채널이 형성되지 않음. (2)Gate에 VT이상의 양전위 인가시 PSUB의 전자가 끌리게 되어 n-type channel을 형성한다. Drain이 양전위 이므로 drain쪽으로 전자가 흐른다. (3) 드레인 전류가 0에서 증가하기 시작하는 VGS 값을 VT (threshold voltage)라고 한다. (4) VDS일정, VGS 증가시 ID 증가 VGS 일정, VDS 증가시 drain쪽에서 channel폭이 좁아져서 Pinch-Off가 발생하여 (역바이어스 증가) ID 가 포화값에 도달하여 일정해짐. G(+) D(+) S N N Depletion region P SUB

를 양전위로 할수록 가 커지므로

(2)P-channel enhancement mode MOSFET G(-) D(-) S P P (1)Gate에 전압을 인가하지 않으면 채널은 형성되지 않는다. (2)Gate에 음전위 인가시 NSUB의 hole이 끌리게 되어 P-type channel을 형성한다. (3)Drain이 음전위이므로 drain쪽으로 hole이 흐른다. (4)Drain을 더욱 음전위로 하면 ID 가 증가한다. VDS 증가시 ID가 포화된다. (+)(+)(+) N SUB

를 음전위로 할수록 가 커지므로